Цитата(iosifk @ Aug 11 2014, 22:25)

Еще раз! То, что годится для рассыпухи не работает в ПЛИС, так что не надо нагружать ТС ненужными примерами.
И дело не в HDL, дело совсем в другом.
Есть понятие клокового дерева. Это значит, что по этому дереву разветвляются тактовые и они идут с минимальным разбегом.
И реальных клоковых деревьев в кристалле мало, потому они ценный ресурс и его надо беречь. А нужна "другая" частота - делите сигнал разрешения и триггер будет работать только в нужное время...
Поэтому на ПЛИС - только синхронное проектирование, и коммутация клока - это повод для увольнения...
А на рассыпухе выход одного триггера подается на вход другого. И организуются асинхронные цепи... Поэтому нельзя смотреть на рассыпуху и бездумно переносить ее в ПЛИС...
Да еще и компилятор добавит забот. Часть счетчиков он сделает быстрыми, а может и сделать медленными... И тогда - "не получается"....
Я веду занятия со студентами и эта тема - одна из важнейших. Так что если хотите присоединиться - пишите.
В приложении схема реализованная на рассыпухе в 2002 году, когда про язык VHDL знали только в IEEE Std 1076-2002.
Схема рабочая, использовалась в сериях MAX3000,MAX7000,ACEX 1K, Cyclone1,2 ну и щас будем пробовать в четвертом.
Тестировалась еще в MAX Baseline, а про квартус слышали только в америке.
ЗЫ. Это работало и на 555-й серии.
ЗЫ.ЗЫ про синхронность полностью согласен. На всю схему только один клок! Дешифрируйте предыдующую кодовую комбинацию и сдвигайте по выходу сначала задним а потом передним фронтом тактовой.
Прикрепленные файлы
RX_E1.pdf ( 98.87 килобайт )
Кол-во скачиваний: 66