Реконфигурация PLL в V-м семействе от Altera, Лёгкое разочарование Опции

[DuHast]

В V-м семействе ПЛИС от Altera появилась возможность реконфигурировать параметры работы PLL после прогрузки кристалла. Такая возможность, по моему, была и в предыдущих семействах, но другая и у меня не было в ней необходимости в её использовании.
Сегодня попробовал это "чудо" электронной промышлености и вот делюсь впечатлениями.
Использование реконфигуратора PLL описывается в AN661. С одной стороны реконфигуратор по Avalon шине подключается к пользовательской логике, осуществляющей запись в управляющие регистры конфигуратора, с другой - к блоку PLL по двунаправленной 128-ми разрядной шине к PLL.
Сомое интересное во всём этом, что референс клок PLL( до 800 Мгц в StratixV) и клок Avalon шины(max 100 МГц) должны питаться от одного и того же источника тактовых сигналов, что сильно ограничивает использование реконфигуратора, при необходимости запитывать PLL клоками с высокой частотой.