Опять о PLANE, Негативные слои трассировались как позитивные Опции

[Svetlaya]

Тогда, конечно, вопросов бы не возникло. Но вся ответственность при этом за несоответствие net-листу, непроведенную или не сработавшую проверку DRC, ляжет на Вас.
Таким образом, иногда, именно исходные файлы трассировки у изготовителя позволяют выявить ошибки.

В моей практике как раз такая плата как у Вас встречалась.
Вы случайно не здесь платы заказывали? http://www.comprie-m.ru/about.php
Возможно Ваш случай - это и есть мой случай?

Может быть. Но точно сказать не могу - отправлял файлы другой человек. Если это были вы - спасибо, что обнаружили это безобразие.

[andrew555]

Недавно у меня был еще один странный заказ с проблемой на плановом слое.
Сама плата задумывалась как 4-слойная, но в ее исходной структуре оказалось 8 внутренних негативных слоев, причем один слой рисовался в электрически несигнальном (с точки зрения P-CAD) слое. Первый внутренний слой принадлежал одной цепи (GND), и в этом слое ошибок нет. Но во втором внутреннем слое, по задумке трассировщика, при изготовлении следовало объединить оставшиеся внутренние слои - 6 негативных и 1 несигнальный (в котором линиями графически разделены области полигонов отдельных цепей питания). Что получается в таком слое, можно посмотреть на картинке.

Сообщение об ошибке в плате заказчика очень удивило, т.к. ее аналог уже изготавливался другой очень известной в нашей стране фирмой и там об ошибках ничего не говорили, поэтому, трассировщик эту плату и дальше "совершенствует" на основе предыдущих вариантов со все теми же "особенностями".
Отсюда и возникает вопрос - а надо ли всегда сообщать заказчику об ошибках в его файлах или следует стремиться исправить их самому?
С одной стороны отмеченные ошибки говорят об ответственности изготовителя и его надежности. С другой стороны, заказчик иногда говорит, что такие платы уже изготавливались и хорошо работают, значит вроде бы у второго изготовителя уже, как бы, не совсем в порядке с головой или он менее компетентен, чем первый изготовитель.

К сожалению, не редко прослеживается закономерность, что чем дороже заказ (по сравнению со среднестатистическими единичными заказами), тем более легкомысленное отношение к нему самого заказчика. Пустяк, если для точной оценки бывает недостаточно данных, а бланк заказа заполнить лень. Могут просто удивиться - "...мы же Вам готовы ДЕНЬГИ заплатить, заплатить СЕЙЧАС, сделайте нам чего-нить, только срочно...", а качество как будто уходит на второй план.
Зато когда плат немного и они простые могут прислать столько требований к точности и качеству их изготовления, что бывает трудно их все сразу переварить.
Странная ситуация...

Эскизы прикрепленных изображений

 

[Svetlaya]

Недавно у меня был еще один странный заказ с проблемой на плановом слое.
Сама плата задумывалась как 4-слойная, но в ее исходной структуре оказалось 8 внутренних негативных слоев, причем один слой рисовался в электрически несигнальном (с точки зрения P-CAD) слое. Первый внутренний слой принадлежал одной цепи (GND), и в этом слое ошибок нет. Но во втором внутреннем слое, по задумке трассировщика, при изготовлении следовало объединить оставшиеся внутренние слои - 6 негативных и 1 несигнальный (в котором линиями графически разделены области полигонов отдельных цепей питания). Что получается в таком слое, можно посмотреть на картинке.

Сообщение об ошибке в плате заказчика очень удивило, т.к. ее аналог уже изготавливался другой очень известной в нашей стране фирмой и там об ошибках ничего не говорили, поэтому, трассировщик эту плату и дальше "совершенствует" на основе предыдущих вариантов со все теми же "особенностями".
Отсюда и возникает вопрос - а надо ли всегда сообщать заказчику об ошибках в его файлах или следует стремиться исправить их самому?
С одной стороны отмеченные ошибки говорят об ответственности изготовителя и его надежности. С другой стороны, заказчик иногда говорит, что такие платы уже изготавливались и хорошо работают, значит вроде бы у второго изготовителя уже, как бы, не совсем в порядке с головой или он менее компетентен, чем первый изготовитель.

К сожалению, не редко прослеживается закономерность, что чем дороже заказ (по сравнению со среднестатистическими единичными заказами), тем более легкомысленное отношение к нему самого заказчика. Пустяк, если для точной оценки бывает недостаточно данных, а бланк заказа заполнить лень. Могут просто удивиться - "...мы же Вам готовы ДЕНЬГИ заплатить, заплатить СЕЙЧАС, сделайте нам чего-нить, только срочно...", а качество как будто уходит на второй план.
Зато когда плат немного и они простые могут прислать столько требований к точности и качеству их изготовления, что бывает трудно их все сразу переварить.
Странная ситуация...

Обязательно надо сообщать заказчику об ошибках. Странно, что есть такие, которые еще спорят с изготовителем. Я хочу вернуться к своей плате. Так вот - это была плата образца некоего изделия, а плата макета была изготовлена ранее - как вы пишете "очень известной в нашей стране фирмой". На макетной плате были такие же неправильные слои PLANE, но вопросов по этому поводу у них не возникло. Макет был рабочим.
Затем в новой версии заменили "глухие" отверстия на обычные, немного поправили топологию. Как вы поняли, я сделала слои GND сигнальными по совету изготовителей.
И очень плохо, что изготовители макетной платы то-ли не сообщили нам о своих исправлениях, то-ли изготовили по неправильному файлу - остается только гадать теперь.

[andrew555]

Хочу предложить один интересный пример на данную тему.

В наличии фрагмент 6-слойной платы, которую делали в P-CAD2000, где три внутренних слоя плановые и один сигнальный. Все три плановые слоя выполнены как "сигнальные" с размещением на них полигонов "Copper Pour".

Что в этой плате интересного:
- переходные отверстия и сквозные контактные площадки выполнены с комплексными настройками для плановых слоев как у сигнальных, т.е. они круглые и таких же размеров - для поставленной задачи позитивного подключения на негативных слоях все верно;
- расположение внутренних слоев платы не соответствует тому, которое разработчик предполагал в готовой плате (нехорошо, но не смертельно);
- размеры комплексных контактных площадок на негативных (плановых) слоях в реальности не соответствует размерам указанным в их описаниях, т.е. например не 1.5 мм а по такой закономерности - 1.0 мм (диаметр отверстия) +0.2 мм = 1.2 мм (контактные площадки 2-рядного штыревого разъема), это в свою очередь означает что ширина металлизированного пояска будет 0.1мм (5 класс точности), а не 0.25мм=(1.5-1.0)/2 (3 класс точности)
Для простых (Simple) контактных площадок и для любых переходных отверстий такое явление не наблюдается!!!
- полигоны "Copper Pour" на плановых слоях подключены с зазором 0.15 мм - зазор небольшой, но это 4 класс точности.

Самым критичным/узким местом в данной плате являются металлизированные пояски 0.1 мм сквозных отверстий с комплексными контактными площадками.
В данном файле трассировки прямое задание размеров контактных площадок на негативных плановых слоях как окружности заданного диаметра для всех плановых слоев или индивидуально для каждого планового слоя, никакого влияния на результат не оказывает. Размеры контактактных площадок на негативных слоях зависят только от диаметра отверстия + 0.2 мм.
Это в свою очередь создает проблемы с полигонами "Copper Pour", т.к. просто увеличить размеры площадок (например в гербер-файлах с помощью САМ350), чтобы увеличить поясок, на этом слое нельзя - и зазоры с полигонами очень маленькие и сам отступ уже нормирован...

Если открыть этот файл трассировки любой версии P-CAD (2001 - 2004), результат будет одинаковый - размер площадки зависит только от диаметра отверстия.
Как появилась такая особенность в файле трассировки у комплексных контактных площадок, можно только догадываться, т.к. при моделировании ситуации "с чистого листа", не дают подобного эффекта ни в одной версии P-CAD от 2001 до 2004.
Возможно, все так получилось после работы автотрассировщика - плата выглядит именно разведенной автоматически.

Таким образом, мы имеем яркий пример того, как непредсказуем конечный результат в P-CAD, если слои применять не по назначению.
Кроме того, можно заметить, что очень важно самим разработчикам обязательно проводить проверку DRC не только в исходной программе, но и для конечных гербер-файлов для выявления всех ошибок проектирования до того как плата попадет в производство.  PCB_with_signal_poligons_on_plane_layers.zip ( 42.39 килобайт ) Кол-во скачиваний: 160