Xilinx 7 Series 10Gbit Ethernet Опции

[doom13]

Приветствую.
Разбираюсь с реализацией 10Gbit Eternet на Virtex 7 (девборда HTG-V7-G3-PCIE).
Решил сначала запустить 10G Ethernet PCS/PMA core, замкнуть XGMII (64 + 8 bit), попробовать прогнать через эту петлю данные платой с Cyclone V.
Возникли вопросы по поводу тактирования 10G Ethernet PCS/PMA core.
На coreclk подаю клок сформированный PLL (156.25 МГц), он формируется из 200 МГц (refclk_p, refclk_n), тут вроде как правильно. На txusrclk, txusrclk2 можно подать выход txoutclk (через BUFG), а что подаётся на входы ядра qplloutclk, qplloutrefclk?
Спасибо.

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 top.v ( 3.07 килобайт ) Кол-во скачиваний: 40