Разводка тактового сигнала, выход clock ALTERA к двум SDRAM Опции

[hardgame]

Необходимо с выхода PLL_OUT cyclone подать clock на две SDRAM, частота 80 МГЦ. В целях экономии отказался использовать clock buffer. Нужно правильно выбрать согласование выхода cyclone и тактовых входов sdram. Расположение элементов SDRAM предполагается вблизи циклона, максимальная длина проводника 3-4 см. Прочитал про решения с волновым сопротивлением, но опять же при изготовлении ПП дополнительные требования будут учтены в цене, хочется избежать этого. На ум пока приходит установить последовательно резисторы к каждой sdram чтоб уменьшить отражение. Прошу помочь с правильным решением?