Необходимо с выхода PLL_OUT cyclone подать clock на две SDRAM, частота 80 МГЦ. В целях экономии отказался использовать clock buffer. Нужно правильно выбрать согласование выхода cyclone и тактовых входов sdram. Расположение элементов SDRAM предполагается вблизи циклона, максимальная длина проводника 3-4 см. Прочитал про решения с волновым сопротивлением, но опять же при изготовлении ПП дополнительные требования будут учтены в цене, хочется избежать этого. На ум пока приходит установить последовательно резисторы к каждой sdram чтоб уменьшить отражение. Прошу помочь с правильным решением?

80 мегагерц. 3-4 сантиметра. А игра вообще стоит свечь?
ПыСы а волновое сопротивление шины данных не волнует?

При 80 МГц можно не заморачиваться, но если делать по уму, то лучше не звездой разводить, а последовательно на две SDRAM. Резистор согласования вдоль поставить. Шину адреса развести в той же последовательности, что и клок для минимизации разницы между клоком и адресом на каждой памяти (это если там общий адрес). Если SDRAM совсем независимые, только клок общий, тогда, может быть, и звездой с индивидуальным согласующим резистором в каждой линии около выхода ПЛИС.

Спасибо за ответ.