Генератор 16 тактовых LVDS сигналов Опции

[ControllerZ]

Требуется разработать устройство которое могло бы генерировать до 16 LVDS (2.5 Вольт) тактовых сигналов 200 МГц. Также устройство должно уметь делить любую из выходных тактовых частот от 1 до 8, настройку делителей нужно будет задавать через i2c интерфейс.
Подскажите есть ли в природе недорогая CPLD (xilinx или altera) имеющая на борту PLL чтобы можно было используя кварцевый генератор 40 МГц умножить тактовую частоту до 200 МГц?

[Maverick]

Требуется разработать устройство которое могло бы генерировать до 16 LVDS (2.5 Вольт) тактовых сигналов 200 МГц. Также устройство должно уметь делить любую из выходных тактовых частот от 1 до 8, настройку делителей нужно будет задавать через i2c интерфейс.
Подскажите есть ли в природе недорогая CPLD (xilinx или altera) имеющая на борту PLL чтобы можно было используя кварцевый генератор 40 МГц умножить тактовую частоту до 200 МГц?

чистая CPLD Вам точно не подойдет
может МАХ10 ?

[bugdesigner]

CPLD-FPGA где проложить границу? Если хотите, чтоб в одном камне, без внешней конфигурационной памяти, да ещё и дёшево, то Lattice MachXO2 Вам поможет - там есть все хотелки: PLL, аппаратный i2c, lvds, встроенная конфигурационная flash. И цена на уровне max2.вот ссылка

Сообщение отредактировал bugdesigner - Jan 5 2016, 05:39

[ControllerZ]

Подскажите еще, устравивает fpga (altera или xilinx), память конфигурации может быть внешней, основной акцент всеже на доступности и низкой цене. Нужно чтобы был PLL и как минимум 16 штук LVDS. Посоветуйте пожалуйста плис. И еще вопрос, имеются ли плис и память конфигурации с рабочей температурой до 125 градусов?

[Bad0512]

Подскажите еще, устравивает fpga (altera или xilinx), память конфигурации может быть внешней, основной акцент всеже на доступности и низкой цене. Нужно чтобы был PLL и как минимум 16 штук LVDS. Посоветуйте пожалуйста плис. И еще вопрос, имеются ли плис и память конфигурации с рабочей температурой до 125 градусов?

Вам правильнее и проще применить что-то типа вот этого.
И по деньгам и по времени разработки будет лучше.

[bugdesigner]

Если Altera, то лучше младший Cyclone 4E, MAX10 будет избыточным и дороже в 2-3 раза. Один совет дам: перед тем, как принять решение, соберите проект в квартусе, распределите пины, пропишите констрейны. Это чтобы убедиться, что камень Вам точно подойдёт.

Сообщение отредактировал bugdesigner - Jan 5 2016, 07:33

[ControllerZ]

Вам правильнее и проще применить что-то типа вот этого.
И по деньгам и по времени разработки будет лучше.

Дороговатая штука, цена от 4 кило рублей.

[blackfin]

Требуется разработать устройство которое могло бы генерировать до 16 LVDS (2.5 Вольт) тактовых сигналов 200 МГц.

А что собираетесь тактировать этим устройством?

[ControllerZ]

Требуется тактировать 16 устройств по LVDS

[dm.pogrebnoy]

Требуется тактировать 16 устройств по LVDS

Спрашивают не просто так. Если это высокопроизводительные преобразователи (АЦП или ЦАП), то тактирование их сигналом с ПЛИС приведет к деградации характеристик. Если же тактовые сигналы предназначены для цифровых подсистем, то нормально.

[ControllerZ]

однозначно будет испозьоваться для цифровых систем, ацп и цап не будет.

[Stas]

Требуется тактировать 16 устройств по LVDS

Тут аккуратно, LVDS напрямую с выхода ПЛИС, да и со специализированного вывода от PLL ПЛИС имеет большое значение джиттера и для тактирования АЦП/ЦАП не очень...

[des00]

Подскажите есть ли в природе недорогая CPLD (xilinx или altera) имеющая на борту PLL чтобы можно было используя кварцевый генератор 40 МГц умножить тактовую частоту до 200 МГц?

Нет. Возьмите лучше специализированный чип.

[ControllerZ]

А если поглядеть в сторону
5M1270ZF256A5N
http://altera-plis.ru/plis-max-v.html

Подскажите справится ли он с требуемыми задачами?

[des00]

А если поглядеть в сторону
5M1270ZF256A5N
http://altera-plis.ru/plis-max-v.html

Подскажите справится ли он с требуемыми задачами?

Вам так принципиально воткнуть именно ПЛИС? Задайте вопрос более конкретно. Если только тактовые, то ставить BGAшный корпус (TQFP скорее всего не даст той тактовой), с ненастоящими LVDSами (MAX V devices only support emulated LVDS output using a three resistor network (LVDS_E_3R)), только ради 16 ти тактовых не разумно. Это не считая затрат на программирование, технологические процессы отладки изделия и т.д. и цену ошибки. Эффективнее со всех сторон поставить PLL с расширителем тактовых.