Cyclone 2 проблема с помехоустойчивостью Опции

[hardgame]

Вкратце: arm+cyclone2+ddr+ethernet. пакеты буффурезируются обрабатываются и выбрасываются. Пользуясь общими правилами проектирования ПП, на каждый питающий вывод по 100nf, зазор вдвое больше толщины проводника, плюс четыре слоя , частота 80 мгц. К выводы cyclone, 2% не используемых в tri state input. Последовательно собирал проект, все работало стабильно. на определенной фазе начались происходить "черные вещи", состояние автоматов внутри плис заходили в неописанные состояния. Эффекты переключений как то стали зависть от вычислительных операций процессора. Смотрел шумы по питанию на осцилографе, ничего необычного не показало. После N разных экспериментов все заработало. Ограничил ток выходов до минимума и все необъяснимые процессы прекратились. Прошу дать комментарии, или ткнуть носом где можно теорию почитать про физику этих процессов.