Раздежльное внедрение в ПЛИС Xilinx Spartan 3 - Форум разработчиков электроники ELECTRONIX.ru

Wiki

Photo

Forum

Reviews

Help (!)

Раздежльное внедрение в ПЛИС Xilinx Spartan 3, Вот есть три блока...

Андре Просмотр профиля	Mar 19 2006, 13:24 Сообщение #1
Частый гость Группа: Новичок Сообщений: 78 Регистрация: 22-01-06 Пользователь №: 13 452	Задача такова. Есть три блока - i8051 core, usb 1.1 core и собственно написанній на VHDL блок. Как их вшить в ПЛИС, чтобы частоты их работы были различными? Может где какие параметры прописать? Вариант - вшить каждый блок в отдельную ПЛИС не предлагать. ПО - Xilinx WEB PACK ISE 7.1

Сообщений в этой теме

Андре Раздежльное внедрение в ПЛИС Xilinx Spartan 3 Mar 19 2006, 13:24

makc Если Вы хотите иметь разные частоты блоков, то их ... Mar 19 2006, 13:31

xy_ в плис можно одновременно использовать несколько т... Mar 19 2006, 21:48

makc Цитата(xy_ @ Mar 20 2006, 00:48) в плис м... Mar 20 2006, 05:46

Андре makc - спасибо за статью Mar 20 2006, 06:10

vladec Вопрос немного не в тему. Насколько затратно по ре... Mar 21 2006, 08:40

Андре Цитата(vladec @ Mar 21 2006, 13:40) Вопро... Mar 26 2006, 09:54

xy_ Цитата(Андре @ Mar 26 2006, 13:54) ... по... Mar 26 2006, 13:24

makc Цитата(xy_ @ Mar 26 2006, 17:24) Цитата(А... Mar 26 2006, 15:10

vladec По моему опыту один из лучших бесплатных 51 коров ... Mar 30 2006, 10:00

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Переключить на: Стандартный · Переключить на: Линейный · Древовидный

Сейчас: 1st July 2025 - 10:25