Есть отладочная плата Cyclone V GT FPGA -
https://www.altera.com/products/boards_and_...clone-v-gt.htmlПробовал подключить к ПК и запустить на ней примеры проектов для PCI Express (
раз,
два)
Запускал Gen1 x4, не проходит link training. На одном ПК при подключении к одному слоту (Gen3 x8) ltssm доходит до состояния Polling.Active, к другому слоту (Gen3 x4) доходит до состояния Config.Linkaccept, при этом lane_act = 4’b1000, 8 lanes, хотя слот x4.
Пробовал на другом ПК, слот (Gen3 x16) ltssm доходит до состояния Polling.Active.
Кто-нибудь сталкивался с подобной проблемой?