Всем привет! Я студент и пытаюсь изучать ПЛИСы.
Имеется следующая задачка для саморазвития:Имеется два входных сигнала A, B (std_loguc_vector(15 downto 0)). Нужно написать конвейер для алгоритма наибольшего общего делителя (количество ячеек в моей ПЛИСине 10.5 к).
Пытался через mod. Работает, но слишком много ресурсов тратит. Через обычный цикл loop так же. Количество итераций слишком много ресурса не хватает. Есть смысл обратить внимание на FSM, так как при минимальных затратах, выполняется алгоритм. Единственное, что надо запараллелить циклы автомата (думаю через Rising_Edge(clk)) подойдёт. Либо через unrolling loop для сдвига регистра, но занимается этим в 2018?
так что, если у кого будет время и кто будет готов помочь в решении задачки, то буду рад. Спасибо!
GCD конвейер VHDL, Создание GCD конвейера на VHDL
May 24 2018, 12:32
