Группа: Свой
Сообщений: 572
Регистрация: 17-11-05
Из: СПб, Россия
Пользователь №: 10 965
Задумался я тут: даст ли схема ускоренного переноса, которой нас всех учили на уроках информатики (http://www.rbtl.ru/wsap/posobie/chapter2/8.htm) выйгрыш в скорости по сравнению с быстрым переносом, используемым в FPGA (конкретно - семейство Virtex4: Fast Lookahead Carry Logic). Может кто-то проводил/встречал исследования на эту тему?
PS Интересует разрядность сумматора порядка 15-20, DSP не предлагать
Схема ускоренного переноса
Jun 16 2006, 06:35
