Учет задержек на выходных буферах. - Форум разработчиков электроники ELECTRONIX.ru

Учет задержек на выходных буферах.

Опции

3.14 Просмотр профиля	Jul 27 2006, 10:43 Сообщение #1
Их либе дих ... Группа: СуперМодераторы Сообщений: 2 010 Регистрация: 6-09-04 Из: Russia, Izhevsk Пользователь №: 609	Имеем цепь: регистр - выходной буфер - линия - входной буфер - регистр. Вроде как констрейн OFFSET или MAXDELAY from FFS to PADS учитывает "падение" на буфере, т.к. от свойств выходного буфера может здорово зависить величина этого пути. Так вот, HyperLynx при расчете задержки в цепи то же считает "падение" на буфере, т.е. получается в качестве задержки распространения между кристаллами достаточно учитывать только время "пролета". -------------------- Усы, борода и кеды - вот мои документы :)

Сообщений в этой теме

3.14 Учет задержек на выходных буферах. Jul 27 2006, 10:43

Doka я, конечно, не такой в этом всем копенганен, чтобы... Jul 27 2006, 19:15

VslavX Цитата(Doka @ Jul 27 2006, 22:15) задерже... Jul 28 2006, 13:22

Doka Цитата(VslavX @ Jul 28 2006, 17:22) Цитат... Jul 28 2006, 19:29

VslavX Цитата(Doka @ Jul 28 2006, 22:29) Цитата(... Jul 28 2006, 20:38

3.14 DCM/DLL это конечно хорошо для компенсации разбега... Jul 27 2006, 19:37

Doka Вы наверное немного не так поняли.. тактовый (кот... Jul 27 2006, 20:10

3.14 Да нет, я про то что сигналы ходят не только от пл... Jul 27 2006, 20:39

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Переключить на: Стандартный · Переключить на: Линейный · Древовидный

Сейчас: 21st July 2025 - 09:54