Насчет Wishbona я может быть поздно созрел (в смысле сразу не увидел это, при первом прочтении документации), но его минус, обратная сторона его плюсов. Отсутстивие бурст транзакций. что не удобно для систем передачи данных, а особено для всяких СДРАМ контроллеров. Зато в стандарте на вишбон предложено решние проблемы reclock а сигналов кваитирования, что не оговариваеться в AMBA и IBM Core Connect.
А еще для Wishbona на opencores есть бесплатный wb_builder. Работает отлично. Стандарт мне сильно напомнил VME по стилю, я потому почти сразу его и стал использовать. ИМХО с Wishbone все быстро и качественно.