Цитата(zltigo @ Apr 1 2007, 12:11)
Что было - не скажу, дабы если у кого не заработает, мог снова поднять вопрос и тоже "поспрашивать"
а те, кому "делать нечего" - поотвечать. Так?
Абсолютно нет! Просто причина не системная а чисто субъективная. Готов честно обо всем рассказать:
Когда начинали разработку платы, в прошлом году, скачал то ли с какого-то диска, то ли с сайта альтеры, то ли из пятого Квартуса (уже не помню) распиновку этого чипа. Как позже выяснилось там была всего одна ошибка на 208 ног (возможно был прелиминари) - перепутаны ноги TMS и TCK Jtag порта. Причем много раз просматривая отчет фиттера, обращал внимание на правильность назначенных ног, а JTAG - просто, с 16 по 20-ю - это JTAG. И вот когда уже стали просматривать каждую ногу, это было замечено. Посмтрели на сайте Альтеры последнюю версию распиновки на этот чип - все подтвердилось.
Что б не резать плату просто перебросили цепи от 1-го и 5-го контакта 10-и контактного разъема Байтбластера МВ и все прошилось так легко и просто, что даже стало противно.
Выводы:
1. Бывает....
2. Плохо быть бестолковым.
3. При создании СИМа на чип в ПКАДе использовать самую последнюю информацию с сайта (один умный и грамотный человек посоветовал вообще брать распиновку не с ПДФа, а именно из Квартуса , напр. из отчета фиттера).
Обидно, тем более, что у нас уже был прецедент, года 3 назад также нарвались на прелиминари ПДФ на синтезатор 9951 от AD, и только когда его благополучно спалили и дождались нормального ПДФа на сайте все исправили и все заработало.
Вот и весь секрет...
Сообщение отредактировал Adlex - Apr 1 2007, 18:09
Проблемы с прошивкой Циклон2 по JTAG
Apr 1 2007, 12:11
