Проблемы со скрытыми ногами компонентов, как правильно их подключать Опции

[Anton75]

Имеется библиотечный компонент (двойной операционник), у которого две скрытые ноги питания, 4 и 8,
вот его pins view:

Код

1    1    1       1        Out    1              Output
2    2    1       2        -    1              Input
3    3    1       3        +    1              Input
4    4    PWR              Pow-                   Power
5    5    2       3        +    1              Input
6    6    2       2        -    1              Input
7    7    2       1        Out    1              Output
8    8    PWR              Pow+                   Power

Проблема в том, что когда я ставлю этот компонент в схему, и прописываю к ногам 4 и 8 различные цепи питания, каждый раз после force update к этим ногам оказываются прописаны цепи с именами Pow- и Pow+ . Это происходит и в тех случаях, когда я выбираю favor design или даже ignore attributes from library. Хуже всего, что это происходит совершенно незаметно и без предупреждений, замечаешь когда все уже передано в PCB Методом тыка выяснил, что если не делать force update и при генерации нетлиста снять галку Include library information, то всё проходит нормально. Но это как-то очень некрасиво.. Как бы эти ноги окончательно, фактически привязать к нужным цепям, чтоб никакой Швондер..?

[SERoz]

Ноги питания (PWR) привязываются автоматом к шине питания имя которой прописано в имени этой ножки (в данном случае POW-/POW+) - переименуй либо цепи питания (в POW+/POW-), либо имена ног в соответствии с именами шин питания (например - GND/VCC; GND/+5v...).
Так можно разделить шины питания аналоговых и цифровых корпусов (главное что бы шины с такими именами были)...
Или можно создать правило (например POWER+ и POWER-) и объединить туда нужные шины питания (POW+ c +5v / POW- c GND)...

Сообщение отредактировал SERoz - Oct 23 2007, 22:25

[yura-w]

Разве можно оставлять графу sym pin незаполненной для данного случая?
для такого элемента, я делаю так:

Код

1     1     1     3     OUT     1
2     2     1     1     IN-     1
3     3     1     2     IN+     1
4     4     3     2     V-      3
5     5     2     2     IN+     2
6     6     2     1     IN-     2
7     7     2     3     OUT     2
8     8     3     1     V+      3

и никаких проблем.

[Anton75]

yura-w, у Вас получается, что оба IN- и V+ сведены на один sym pin. То же самое с IN+ и V- Это не приведет к тому, что эти цепи будут считаться замкнутыми между собой?

[yura-w]

yura-w, у Вас получается, что оба IN- и V+ сведены на один sym pin. То же самое с IN+ и V- Это не приведет к тому, что эти цепи будут считаться замкнутыми между собой?

sym pin один, но gate разный!
смотрите приложеный файл

Прикрепленные файлы

 test.zip ( 4 килобайт ) Кол-во скачиваний: 34

 

[Uree]

"Разве можно оставлять графу sym pin незаполненной для данного случая?"

Вы немного спутали - у Вас пины нарисованы в третьем гейте и не имеют типа Power, т.е. они не являются скрытыми. А со скрытыми пинами именно так все и есть - они не отмаплены на символ, только корпус и имя цепи.

to Anton75
А зачем Вы делаете форс апдейт? Меняете графику символа этого элемента? Или что-то еще? Просто данная операция, по идее, не должна быть часто применяемой. А если делать только изредка, и для тех элементов которым она необходима, а не всей схеме, то изменения не пройдут мимо Вашего внимания - сразу после апдейта проверили как там себя чувствует перегруженный компонент и все.

[Aleksandr]

Имеется библиотечный компонент (двойной операционник), у которого две скрытые ноги питания, 4 и 8,
вот его pins view:

Код

1    1    1       1        Out    1              Output
2    2    1       2        -    1              Input
3    3    1       3        +    1              Input
4    4    PWR              Pow-                   Power
5    5    2       3        +    1              Input
6    6    2       2        -    1              Input
7    7    2       1        Out    1              Output
8    8    PWR              Pow+                   Power

Проблема в том, что когда я ставлю этот компонент в схему, и прописываю к ногам 4 и 8 различные цепи питания, каждый раз после force update к этим ногам оказываются прописаны цепи с именами Pow- и Pow+ . Это происходит и в тех случаях, когда я выбираю favor design или даже ignore attributes from library. Хуже всего, что это происходит совершенно незаметно и без предупреждений, замечаешь когда все уже передано в PCB Методом тыка выяснил, что если не делать force update и при генерации нетлиста снять галку Include library information, то всё проходит нормально. Но это как-то очень некрасиво.. Как бы эти ноги окончательно, фактически привязать к нужным цепям, чтоб никакой Швондер..?

Для того чтобы подключить скрытыке выводы к питанию надо в графе PinName указать название цепи питания или земли, которые у Вас присуствует в схеме, допустим GND,+5V.


4 4 PWR GND Power

8 8 PWR +5V Power

[atlantic]

Имеется библиотечный компонент (двойной операционник), у которого две скрытые ноги питания, 4 и 8,
вот его pins view:
...
Проблема в том, что когда я ставлю этот компонент в схему, и прописываю к ногам 4 и 8 различные цепи питания, каждый раз после force update к этим ногам оказываются прописаны цепи с именами Pow- и Pow+ . Это происходит и в тех случаях, когда я выбираю favor design или даже ignore attributes from library. Хуже всего, что это происходит совершенно незаметно и без предупреждений, замечаешь когда все уже передано в PCB Методом тыка выяснил, что если не делать force update и при генерации нетлиста снять галку Include library information, то всё проходит нормально. Но это как-то очень некрасиво.. Как бы эти ноги окончательно, фактически привязать к нужным цепям, чтоб никакой Швондер..?

Не делать невидимые ноги, это вредно, и на этой невидимости можно "попасть". Когда будут настраивать вашу схему, как определить, где питание у опера, открывать пикад или искать даташит на опер? Если сделать элемент правильно то на схеме все должно быть видно:
[attachment=14677:attachment]

[Mikle Klinkovsky]

Power Table на схему размещать и смотреть в нее перед передачей на плату не пробовали?
Говорят помогает. И регулировщикам на монтажном участке нравится.

[atlantic]

Power Table на схему размещать и смотреть в нее перед передачей на плату не пробовали?
Говорят помогает. И регулировщикам на монтажном участке нравится.

Про апдейт этой таблицы тоже не надо забывать? :-)
просто когда все ноги компонента в символе видны, это намного минимизирует ошибки.

[Anton75]

А зачем Вы делаете форс апдейт? Меняете графику символа этого элемента? Или что-то еще? Просто данная операция, по идее, не должна быть часто применяемой.

Да, поковырялся немного в библиотеке (не с этим компонентом) и решил обновить все подряд. Больше так делать не буду Ситуация осложняется тем, что у меня этих операционников на схеме много, и не все питаются одинаковыми напряжениями, поэтому в принципе не могут у всех соответствовать названия ног в библиотеке и на схеме. И DRC неизбежно ругается.

[Mikle Klinkovsky]

Про апдейт этой таблицы тоже не надо забывать? :-)
просто когда все ноги компонента в символе видны, это намного минимизирует ошибки.

Оно конечно удобно, когда в аналоговой схеме нет скрытых ног, но для цифровой схемы это не так.
А табличка сама апдейтится при сохранении. А сохраняться после завершения схемы очень полезно.

[Uree]

"Про апдейт этой таблицы тоже не надо забывать? :-)"

Апдейт таблиц делается автоматом во время операции записи файла - как только жмете Ctrl-S так сразу и апдейтятся.
Ну и Вас Антон спасет именно такая таблица. Хотя именно с аналоговыми чипами я перестал делать пины питания невидимыми - во-первых не так их и много этих пинов, во-вторых действительно, очень часто каждый операционник приходится развязывать по питанию от остальных, и при наличии выводов питания на схеме это делать удобней. Вот в процессорах или ПЛИС скрытые пины ИМХО значительно актуальнее.

[yura-w]

....И DRC неизбежно ругается.

возможно со скрытыми пинами это и неизбежно(не пользовался), но если нарисовать их в гейте, то не ругается

[atlantic]

...
Вот в процессорах или ПЛИС скрытые пины ИМХО значительно актуальнее.

Неужели делаете скрытые пины для плис?
а как с выводами NC?