Ещё один вопрос о FIFO, Cyclone2, Quartus, VHDL Опции

[DuHast]

Для реализации FIFO использую стандартный Альтеровский компонент scfifo. FIFO очень маленькое 1*8, в проекте их много, скорость работы не высокая. Quartus под каждое такое FIFO использует M4k.
Можно ли заставить его использовать для реализации этих FIFO логические ячейки, а не M4k или мне придется реализовывать FIFO самостоятельно?
Заранее спасибо.

P.S. Может есть возможность размещать в одном M4k больше одного такого FIFO.