Вот удалось наконец посимулировать в гиперлинксе отладочную плату от Cirrus EDB9315A.
Интересно было понять, насколько там "правильная" разводка с тем, чтобы добиться сигналов на своей плате не хуже.
Вот посимулировал, и подумалось, что развести хуже - довольно трудно.
Скажу сразу - плата работаети без сбоев.
на плате даже сделаны попытки какого-то выравнивания длин, но почему-то до разъема шины адреса-данных. При этом длина сигнальных трасс адресов-данных до собственно микросхем - не выровнена.
Итак:
проект PCB взят с сайта цирруса
процессор EP9315 200МГц
SDRAM 2 чипа Samsung 128 Mbit
Flash Intel 28F128
ibis модельки - от производителей.
Если адресный сигнал более-менее,
данные (для примера D18) - от проца на память - терпимо, а вот от памяти к процу - полная кака, причем на входе проца в середине импульса провал ниже 2В...
как оно может работать?
Эскизы прикрепленных изображений