реклама на сайте
подробности

 
 
> Altium Designer против Dx Designer, Стоим перед выбором....
Саша Z
сообщение Dec 3 2007, 20:13
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 921
Регистрация: 6-04-07
Из: Israel
Пользователь №: 26 822



Итак, фирма стоит на пороге выбора нормального CADа для board design + добавки. До сих пор был 1 инженер, малеькие дизайны (несколько десятков компонентов, не более), работал с demo версией Orcadа - пока хватало...
Сейчас переходим на более основательные рельсы, нужно выбрать хороший (не обязательно самый дорогой) инструмент.

От Orcadа решили отказаться, стоим перед выбором Altium Designer или Dx Designer (от Mentor).
Кроме всего что связано с capture, databases и т.д., в обоих вроде есть Spiceовский (или compatible) симулятор.

Хотелось-бы услышать мнения, советы, сравнения, опыт....

Заранее благодарен.
Go to the top of the page
 
+Quote Post
2 страниц V  < 1 2  
Start new topic
Ответов (15 - 18)
ivainc1789
сообщение Dec 5 2007, 07:55
Сообщение #16


Профессионал
*****

Группа: Свой
Сообщений: 1 175
Регистрация: 5-01-05
Пользователь №: 1 807



Цитата(Nixon @ Dec 5 2007, 10:18) *
Кстати, PADS вас может устроить и в плане разводки (AD до него очень далеко - мое мнение).
Небольшой вопрос к знатокам PADS, т. к. пока нет возможности скачать PADS 2007 с двумя его апдейтами. Возможно ли на полностью разведенной в PADS 2007 плате сдвинуть корпус TQFP32 на 1mm и нажатием 1 раз на 1 кнопку "приказать" программе переразвести СЕГМЕНТЫ цепей, присоединенных к выводам этого корпуса? Именно сегменты а не все цепи полностью... Именно без предварительного удаления всех кз сегментов...
Go to the top of the page
 
+Quote Post
Nixon
сообщение Dec 5 2007, 08:56
Сообщение #17


Гуру
******

Группа: Админы
Сообщений: 2 736
Регистрация: 17-06-04
Из: Киев
Пользователь №: 48



Теоретически, только с изменением прилегающих сегментов нельзя. Цепь будет разведена заново. Это и понятно с точки зрения следования правилам drc - а вдруг ваш сдвиг затронет не только ближайшие сегменты? Или потребуется при сдвиге изменить сторонние проводники или другие элементы? А практически, если сдвигу не мешает вышеперечисленное, то возможно. Грамотно настроенные правила в любом случае не позволят испоганить вашу плату.


--------------------
Вам помочь или не мешать?
Go to the top of the page
 
+Quote Post
gray.k
сообщение Dec 5 2007, 09:51
Сообщение #18


Частый гость
**

Группа: Свой
Сообщений: 162
Регистрация: 22-12-06
Из: Москва
Пользователь №: 23 793



Цитата(Саша Z @ Dec 5 2007, 10:53) *
Спасибо за мнение, интересно.
Не могли-бы вы поподробней рассказать что имеется ввиду под схемным редактором под различные системы проэктирования ? Я не совсем понял... cranky.gif

Наше проэктировчное flow будет включать FPGA (на данный момент все идет к Lattice), вы имеете ввиду это ?

И не только это (у Ментора есть отдельный пакет интеграции между данными ПЛИС, схемой и топологией - IO Designer), но и возможность получать net лист для последующего создания топологии в различных средах разработки печатных плат различных производителей.
Go to the top of the page
 
+Quote Post
sh007
сообщение Dec 5 2007, 10:11
Сообщение #19


Живой
***

Группа: Свой
Сообщений: 322
Регистрация: 28-08-04
Из: Москва
Пользователь №: 560



Цитата(Саша Z @ Dec 5 2007, 10:53) *
Не могли-бы вы поподробней рассказать что имеется ввиду под схемным редактором под различные системы проэктирования ? Я не совсем понял... cranky.gif

Наше проэктировчное flow будет включать FPGA (на данный момент все идет к Lattice), вы имеете ввиду это ?

Под схемным редактором под различные системы проектирования я имел ввиду средство создание электрических схем, с последующей трансляцией в какую-либо систему проектирования PCB. Т.е. Схемный редактор - DxDesigenr, Редактор PCB - редактор PCB от соответствующей системы проектирования.

Что касается второй части вопроса, то проектирование FPGA сейчас принято вести на каком либо языке описания аппаратуры (Verilog, VHDL) с последующим синтезом. Хотя, вполне возможно создать в DxDesigner библиотеку примитивов соотвектствующего базса, отрисовать принципиальную схему и получить с неё список цепей в формате EDIF. Полученный EDIF подать на вход компилятору FPGA. (синтез при этом не используется). Однако повторюсь, что сейчас в FPGA так наверное уже никто не поступает.
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 28th August 2025 - 06:04
Рейтинг@Mail.ru


Страница сгенерированна за 0.014 секунд с 7
ELECTRONIX ©2004-2016