реклама на сайте
подробности

 
 
> SV+VerilogA simulator
-=Vitaly=-
сообщение Jan 11 2008, 08:33
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 468
Регистрация: 31-08-06
Из: Киев
Пользователь №: 19 991



Здравствуйте.

Подскажите IUS, который лежит в закромах может симулировать совместные проекты написанные на Verilog-A(ms) и систем верилог.
Может кто может посоветовать простой симулятор для совместной симуляции аналового и цифрового верилога под винду или линух.

Спасибо
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- -=Vitaly=-   SV+VerilogA simulator   Jan 11 2008, 08:33


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 3rd August 2025 - 16:25
Рейтинг@Mail.ru


Страница сгенерированна за 0.01369 секунд с 7
ELECTRONIX ©2004-2016