RAMb4_S16_S16, Непонятное поведение ??? Опции

[Rok]

Двухпортовая блочная память в Spartan-2 RAMb4_S16_S16 ведет себя неадекватно. Запускаю на моделирование в Моделсиме тестбенч. На адрессные порты (A и B ) задаю разные адреса (чтобы не было конфликта - Libraries Guide). По одному порту читаю по другому записываю. На выходе какая-то лажа: на выход А почему то лезут данные порта В и наоборот. Иногда правильно читает пару адресов .
То-же самое делаю с однопортовой RAMb4_S16 все красиво работает: WE = '1' - записывает в память, WE = '0' - читает из памяти. КРАСОТА!
А тут такая ерунда прет, что делать?

[Yra]

Не знаю. Не было проблемм ни в моделсиме, не в живую. Обратите внимание, что эта двухпортовая память к томуже синхронная. Чтобы избежать лишних проблемм рекомендую завести на один порт прямые клоки, а на другой инверсные.

[Rok]

Не знаю. Не было проблемм ни в моделсиме, не в живую. Обратите внимание, что эта двухпортовая память к томуже синхронная. Чтобы избежать лишних проблемм рекомендую завести на один порт прямые клоки, а на другой инверсные.

Тут у меня мысль появилась. А если я буду использовать две однопортовых BlockRAM, т.е. вместо одной двухпортовой RAMb4_S16_S16 буду использовать две однопортовых RAMb4_S16 ? Ведь в этом случае ресурсы остаются те-же?
Тогда не пойму зачем придумали эту двухпортовую? Может кто-нибудь пояснить?

[andrew_b]

Никогда таких проблем не было. Что-то вы не то делаете.

А если я буду использовать две однопортовых BlockRAM, т.е. вместо одной двухпортовой RAMb4_S16_S16 буду использовать две однопортовых RAMb4_S16 ? Ведь в этом случае ресурсы остаются те-же?

Нет. В первом случае будет один блок памяти, в другом --- два.

Тогда не пойму зачем придумали эту двухпортовую? Может кто-нибудь пояснить?

Вы имеете доступ к одному массиву ячеек памяти независимо с двух портов.
Видимо, вы этого не поняли, и поэтому

На выходе какая-то лажа: на выход А почему то лезут данные порта В и наоборот. Иногда правильно читает пару адресов

Напимер, на двухпортовке делается FIFO --- в один порт пишется, из другого читается.

[Rok]

Вы имеете доступ к одному массиву ячеек памяти независимо с двух портов.

Спасибо за разъяснение. Понял ! Все становится на свои места.