реклама на сайте
подробности

 
 
> Xilinx EDK, init BRAM
rv3dll(lex)
сообщение Aug 14 2008, 12:36
Сообщение #1


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



каждая ячейка брам может быть сконфигурирована уже на этапе загрузки ПЛИС.
как это сделать применительно к компоненту - понятно.

а вот как сделать это в ЕДК когда модуль подключен одной стороной к шине, а другой к какому-то ядру.

эта память не используется ни как память программ ни как память данных

тем более хотелось бы чтобы данные в неё были до запуска отладки


как это делается?
Go to the top of the page
 
+Quote Post

Сообщений в этой теме


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th August 2025 - 05:30
Рейтинг@Mail.ru


Страница сгенерированна за 0.02315 секунд с 7
ELECTRONIX ©2004-2016