реклама на сайте
подробности

 
 
> CPLD Xilinx XC9572XL, не удаётся собрать прошивку
arttech
сообщение Sep 4 2008, 15:29
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 62
Регистрация: 28-10-06
Из: г. Севастополь
Пользователь №: 21 744



Подскажите пожалуйста возможный недосмотр при проектировании схемы под ПЛИС XC9572XL.

Процессы: Synthesize и Translate проходят без проблем
На этапе сборки "Fit" системы выдаёт ошибку:

"Mapping a total of 59 equations into 4 function blocks..........................................................................
................................................................................
.
.....................................ERROR:Cpld:892 - Cannot place signal XLXN_16. Consider reducing the collapsing
input limit or the product term limit to prevent the fitter from creating
high input and/or high product term functions.
..........
ERROR:Cpld:868 - Cannot fit the design into any of the specified devices with
the selected implementation options.
"
Проверял так: разбивал схему на 2 логически законченных части - всё работает, вместе - нет.
Работаю в серде Xilinx ISE 8.1i.
В приложении сам файл схемы, который не удаётся провести через все этапы проверки и сборки.Прикрепленный файл  source_scheme.sch ( 70.25 килобайт ) Кол-во скачиваний: 276
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2025 - 04:59
Рейтинг@Mail.ru


Страница сгенерированна за 0.01343 секунд с 7
ELECTRONIX ©2004-2016