Тактовый сигнал в RocketIO Virtex-5, Внешний или внутренний? Опции

[Julianus]

У нас в проекте с Virtex-5 планируется использование RocketIO - часть на оптическую линию связи, часть на канал взаимодейтвия Виртексов между собой. Я обратил внимание, что во всех Xilinx'овских платах отладки (ML5xx) тактовые сигналы (TREFCLKP/TREFCLKN) на RocketIO заводятся с внешних генераторов частоты. И в UG196 сказано: "Using the dedicated clock routing provides the best possible clock to the GTP_DUAL tiles.". В Core generator удаётся создать проект, где тактовый сигнал синтезируется внутри самой ПЛИС. Но чем это может быть плохо? Это может быть ресурсоёмко (используется много PLL)? Или ограничения по скорости? Иили какие-то ограничиения на параметры RocketIO? Объясните, плиз.

Сорри за глупые вопросы, первый проект на Xilinx.