реклама на сайте
подробности

 
 
> Constaraint
Mad_max
сообщение Sep 25 2008, 12:28
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 377
Регистрация: 23-12-06
Из: Зеленоград
Пользователь №: 23 811



Такая вот задачка.
С Virtexа работаю с внешней памятью (статикой).
Есть выходной и входной регистр данных, регистр адреса. Они работают на основной частоте 132Мгц. Частота получается путём умножения на два входной частоты взятой с PLL'ки (66Мгц). На feedback этого DCM подаётся 66МГц.
Тактирование памяти осуществляется с плис, таким образом, что тактовый сигнал идущий на память одновременно возвращяется в плис. То есть когда фронт доходит до паямти в это же момент времени он приходит обратно на плис. Этот приходящий сигнал я завожу на feedback еще одного DCM.
То есть получается, что один DCM генерит частоту для внутренней работы плиски, а второй только частоту для внешней памяти.
Соответственно получается, что регистры данных и адреса для памяти тактируются одним клоком, а сама память дргим.
Для работы с памятью есть временка.
Как бы убедится, что адреса, данные и управляющие сигналы устанавливаются до нарастающего фронта тактового сигнала.
Есть ли какой-нить constraint ограничивающий такую ситуацию?
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 27th July 2025 - 00:26
Рейтинг@Mail.ru


Страница сгенерированна за 0.0134 секунд с 7
ELECTRONIX ©2004-2016