Группа: Свой
Сообщений: 57
Регистрация: 11-07-06
Пользователь №: 18 747
Здравствуйте! DDR3 использует стандарт SSTL15, Virtex5 поддерживает только SSTL18 (по даташиту). В то же время Xilinx пишет, что эти микросхемы стыкуются друг с другом. Не пойму что-то, как это удается сделать?