Уважаемые специалисты, работающие с атмеловскими чипами AT91SAM926x, помогите разобраться с PLL (уже который день пытаюсь - не выходит).
Разрабатываю устройство на чипе AT91SAM9263, полное описание
Preliminary. В схемотехнике ориентировался на оценочную плату
AT91SAM9263-EK, в которой используется кварцевый резонатор на 16,36766 МГц. Взял такой же для упрощения адаптации линукса (что бы не переписывать инициализацию UART, USB и пр.). На стр. 97 Preliminary таблица в которой приведены частоты кварца, при которых как я понял происходит автонастройка при загрузке.
Частота ядра устанавливается с помощью PLLA подбором делителя и множителя. Для расчёта фильтра PLL атмел рекомендует использовать специальную
УТИЛИТУ. Я её установил и вконец перестал понимать происходящее. Подскажите пожалуйсто, из каких соображений выбирается делитель и множитель (MUL и DIV) блока PLLA исходя из которых расчитывается фильтр. А также просветите про автонастройку при включении (про таблицу кварцев на стр. 97). Также непонятно про блок PLLB, который на выходе должен выдавать частоту 48 МГц для синхронизации USB. Использую предлагаемую утилиту никак не смог подобрать MUL и DIV чтобы получить эту заветную частоту.
Помогите разобраться. Заранее спасибо.
Вопрос по PLL AT91SAM9263, Помогите разобраться
Nov 28 2008, 13:10
