|
Параллельно шинам данных, адреса и управления процессора (RM9200) кроме SDRAM через 50 ом подключен FPGA Циклон2. В результате при инициализации SDRAM если в Циклоне нет прошивки старт проходит штатно. Стоит в Циклон залить любую прошивку, даже все выходы в высокоимпедансном состоянии - инит SDRAM даёт ошибку. Если память мне не изменяет, я здесь читал про подобный способ включения с успешными результатами, но поиском найти не могу. С интересом выслушаю мнения по вопросу - каким образом заставить указанную связку заработать без сбоев.
|
Вопрос про совместное использование шин данных, RM9200+SDRAM+FPGA
Apr 14 2009, 13:41
