реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> КИХ и БИХ фильтры, Описание фильтров на Verilog
Игорь_M
сообщение Oct 22 2008, 17:13
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 53
Регистрация: 4-03-08
Пользователь №: 35 632



Подскажите, пожалуйста, новичку где можно посмотреть примеры реализации фильтров на Verilog.
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Oct 22 2008, 17:49
Сообщение #2


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832



Цитата(Игорь_M @ Oct 22 2008, 20:13) *
Подскажите, пожалуйста, новичку где можно посмотреть примеры реализации фильтров на Verilog.


Например, в FDA tool матлаба можно сгенерить верилоговский файл.Правда конструкция далёка от совершенства,но для ознакомления сойдёт.
Go to the top of the page
 
+Quote Post
Tue
сообщение Oct 23 2008, 05:38
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 166
Регистрация: 7-09-05
Из: Москва
Пользователь №: 8 340



В книжке "DSP With Field Programmable Gate Arrays - U Meyer-Baese - Springer"
Go to the top of the page
 
+Quote Post
Игорь_M
сообщение Oct 26 2008, 15:06
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 53
Регистрация: 4-03-08
Пользователь №: 35 632



Спасибо!Уже нашел книгу.
1)Скажите, правильно ли я понимаю структуру цифрового фильтра?
-Есть входной порт с клоками
-Есть входная шина, по которой приходят входные данные(Xn)
-Сам модуль на верилоге по сути реализует функцию Yn = ∑X(n-k)*Bk,
где Xn-k - входные велечины, Yn - выходные величины, Bk - коэффициенты?
-А далее нужно организовать только выход Yn по шине?
2)Какой тип данных целесообразно использовать для хранения коэффициентов и входных значений?
3)Какие трудности могут возникнуть при реализации, которые на первый взгляд не видны?
Go to the top of the page
 
+Quote Post
hitower1
сообщение Nov 5 2008, 20:52
Сообщение #5


Участник
*

Группа: Участник
Сообщений: 46
Регистрация: 16-12-05
Пользователь №: 12 301



Повторите примеры из книжки "DSP With Field Programmable Gate Arrays - U Meyer-Baese - Springer" они вполне рабочии.По поводу реализации, многое зависит от компилятора который Вы будите использовать и архитектурных особенностей ПЛИС.

Сообщение отредактировал hitower1 - Nov 5 2008, 20:53
Go to the top of the page
 
+Quote Post
Игорь_M
сообщение Nov 7 2008, 19:08
Сообщение #6


Участник
*

Группа: Участник
Сообщений: 53
Регистрация: 4-03-08
Пользователь №: 35 632



Пишу в ISE.Возникает проблема:При симуляции в поведенческом режиме все хорошо.При симуляции "после размещения" выход(32-разрядная шина) почему-то не хочет принимать никакие значения кроме 0.
Go to the top of the page
 
+Quote Post
Игорь_M
сообщение Nov 22 2008, 16:44
Сообщение #7


Участник
*

Группа: Участник
Сообщений: 53
Регистрация: 4-03-08
Пользователь №: 35 632



Вобщем проблема была решена путем перехода в Quartus, который хоть и выдвет н-ное количество ворнингов, но успешно прошивает ПЛИС.Вся система в целом работает.

А по поводу FDA Tool...Как можно сгенирировать HDL-файл?А как-то не совсем понятно(
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Nov 25 2008, 10:57
Сообщение #8


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832



Цитата(Игорь_M @ Nov 22 2008, 20:44) *
Вобщем проблема была решена путем перехода в Quartus, который хоть и выдвет н-ное количество ворнингов, но успешно прошивает ПЛИС.Вся система в целом работает.

А по поводу FDA Tool...Как можно сгенирировать HDL-файл?А как-то не совсем понятно(


В FDA Tool меню Targets/Generate HDL. Задаёте параметры и получаете HDL-файл спроектированного фильтра + тест-бенч.Для ознакомления,например у интерполирующего фильтра менять коеффициент интерполяции и смотреть во что это выливается в HDL.
Go to the top of the page
 
+Quote Post
Игорь_M
сообщение Nov 25 2008, 14:57
Сообщение #9


Участник
*

Группа: Участник
Сообщений: 53
Регистрация: 4-03-08
Пользователь №: 35 632



К сожалению у меня нет такого пункта меню(Видимо проблема в том, что либо матлаб плохой, либо он просто не дружит с Вистой и потому плохо устанавливается(Вобщем буду переустанавливать....
Go to the top of the page
 
+Quote Post
Tue
сообщение Nov 27 2008, 09:12
Сообщение #10


Частый гость
**

Группа: Свой
Сообщений: 166
Регистрация: 7-09-05
Из: Москва
Пользователь №: 8 340



Для того, чтобы появилась возможность генерить HDL код фильтров необходимо установить пакет Filter Design HDL Coder. Почитайте документацию на него, многие вопросы сами отпадут.
Go to the top of the page
 
+Quote Post
Игорь_M
сообщение Nov 30 2008, 18:41
Сообщение #11


Участник
*

Группа: Участник
Сообщений: 53
Регистрация: 4-03-08
Пользователь №: 35 632



А не подскажите как разобраться в фильтре, который сгенерировал HDL Code Generator?Может у кого-то есть тексты с комментариями?Просто не совсемпонятны назначения некоторых сигналов...
Go to the top of the page
 
+Quote Post
Tue
сообщение Dec 2 2008, 13:15
Сообщение #12


Частый гость
**

Группа: Свой
Сообщений: 166
Регистрация: 7-09-05
Из: Москва
Пользователь №: 8 340



Цитата(Игорь_M @ Nov 30 2008, 21:41) *
А не подскажите как разобраться в фильтре, который сгенерировал HDL Code Generator?Может у кого-то есть тексты с комментариями?Просто не совсемпонятны назначения некоторых сигналов...

А что конкретно вам непонятно ?
Go to the top of the page
 
+Quote Post
Игорь_M
сообщение Dec 2 2008, 19:06
Сообщение #13


Участник
*

Группа: Участник
Сообщений: 53
Регистрация: 4-03-08
Пользователь №: 35 632



Да вобщем структура как-то не ясна....ведь КИХ-фильтр по сути реализует функцию ЕX[n-k]*b[n] и вот где этол там???А то семь страниц текста и не очень ясно как оно там все происходит...что-то вроде плана или блок-схемы нужно...
Go to the top of the page
 
+Quote Post
Tue
сообщение Dec 3 2008, 19:48
Сообщение #14


Частый гость
**

Группа: Свой
Сообщений: 166
Регистрация: 7-09-05
Из: Москва
Пользователь №: 8 340



Структуру можете посмотреть реализовав ваш фильтр в Симулинке или в любой книжке по ЦОС. В зависимости от того, какую архитектуру фильтра задали (я имею ввиду параллельный, последовательный, распределенная арифметика и т.д.) так кодер и закодирует структуру в vhdl/verilog
Go to the top of the page
 
+Quote Post
AndriAno
сообщение Jun 10 2009, 12:51
Сообщение #15


Частый гость
**

Группа: Свой
Сообщений: 103
Регистрация: 17-03-06
Из: Томск
Пользователь №: 15 319



Доброго времени суток.
Появилась задачка реализовать фильтр IIR, по расчетам 10-го порядка.
Вся проблема(на данный момент), заключается в обеспечени хорошей динамики, более 100 дБ.
Изначально думалась реализация на плавающей точке(для устранения эффекта предельных циклов), но добрые люди подсказали что существуют специальные методы уменьшения влияния конечной разрядности коэффициентов(для фиксированной запятой).
Ктонибудь занимался подобными вопросами, поделитесь наработками если такие имеются.

Сообщение отредактировал AndriAno - Jun 10 2009, 13:00
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 16th June 2025 - 23:13
Рейтинг@Mail.ru


Страница сгенерированна за 0.01496 секунд с 7
ELECTRONIX ©2004-2016