реклама на сайте
подробности

 
 
> Бит быстрой обработки прерывания, Работа PLL в ADUC845
Verifi
сообщение Feb 20 2009, 06:36
Сообщение #1


Местный
***

Группа: Участник
Сообщений: 315
Регистрация: 5-05-08
Из: Kursk
Пользователь №: 37 282



Необходимо ускорить обработку прерывания,частоту контроллера поднять нельзя ,критично энергопотребление.
В aduc 845 в регистре ON-CHIP PLL есть бит быстрой обработки прерывания FINT Fast Interrupt Response Bit.
Set by the user to enable the response to any interrupt to be executed at the fastest core clock frequency.
При включении данного бита частота ядра при обработке прерывания повышается до максимума т.е 12,58Мгц,но у меня рабочая частота ядра в 3 раза меньше.
Вопрос: 1.что будет с тактированием последовательного интерфейса UART и SPI если по ним идёт обмен
2.Время захвата PLL при включении питания 300мс ,а какое время нужно для установления стабильной частоты при использовании этого бита.
Как я понимаю при использовании данного режима "поплывут "частоты UART и SPI так ли это ?


--------------------
"Если я в чем-то сомневаюсь, я возвращаюсь к началу"
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 2)
Eugeny25
сообщение Jun 22 2009, 21:21
Сообщение #2





Группа: Новичок
Сообщений: 5
Регистрация: 17-03-09
Пользователь №: 46 212



Если это еще актуально, или еще кому-нибудь поможет,
то при установленном бите FINT при входе в прерывание процессор обнуляет биты CD2, CD1, CD0,
которые отвечают за деление частоты после PLL, и восстанавливает их при выходе из этого прерывания,
поэтому PLL не требуется время на перезахват частоты.
Но судя по тому, у вас частота ядра в ТРИ раза меньше чем максимальная,
вы, для ее понижения, не использовали биты CD2, CD1, CD0.
Если все они равны 0, то в прерывании частота ядра останется прежней.
На счет того как поведут себя частоты UART и SPI, то есть надежда, что они не изменяться,
поскольку это не описано в списке аномалий процессора.
Однако в этом списке аномалий сказано, что, если значения поля CD[2..0] установить меньше 3,
то ухудшаются шумовые свойства АЦП, правда, непонятно насколько сильно.
Go to the top of the page
 
+Quote Post
Verifi
сообщение Jun 23 2009, 11:04
Сообщение #3


Местный
***

Группа: Участник
Сообщений: 315
Регистрация: 5-05-08
Из: Kursk
Пользователь №: 37 282



Цитата(Eugeny25 @ Jun 23 2009, 01:21) *
Если это еще актуально, или еще кому-нибудь поможет,
то при установленном бите FINT при входе в прерывание процессор обнуляет биты CD2, CD1, CD0,
которые отвечают за деление частоты после PLL, и восстанавливает их при выходе из этого прерывания,
поэтому PLL не требуется время на перезахват частоты.

Видимо в PLL в ядре всё-таки на выходе счётчик стоит.Надо будет ради интереса проверить почитать биты,а то я от некоторых мулек в программе отказался ,в силу ограниченности мощности питания-может зря.


--------------------
"Если я в чем-то сомневаюсь, я возвращаюсь к началу"
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 27th July 2025 - 23:48
Рейтинг@Mail.ru


Страница сгенерированна за 0.01338 секунд с 7
ELECTRONIX ©2004-2016