Подск пож: необходимо передать 2 сигнала (hsync, vsync) по 1бит с выхода D триггеров (clk_in=66MHz), на вход триггеров 50MHz.
Длительность имп на частоте 50MHz может быть неск тактов (не критично).
В схеме 50Mhz будет производиться взаимный анализ сигналов.
Код
if(vsync)
else
if(hsync)
else
Если увеличить длительность пульсов vsync, hsync на частоте 66MHz, все- равно это приводит к иногда (1/100) нестабилльности работы схемы (Chipscope)
Спасибо.