Перестал программироваться DCM_CLKGEN в Spartan6, ...после перехода с ise11.5 на 12.2 Опции

[Yuris]

Собственно произошел subj. По результатам исследования оказалось, что неожиданно "пропал" сигнал PROGDONE (всегда low после загрузки FPGA, и никакой реакции на перепрограммирование) примитива DCM_CLKGEN, при этом LOCKED поднимается в HIGH и всегда формируется дефолтная частота. Может кто сталкивался с подобным. Буду признателен за наводки. Проект сборки 11.5 был полноценно работоспособным, в том числе в части синтезатора частот, пересобирался в новой версии для учета обновлений MIG. Фрагмент кода установки примитива:

CODE

DCM_CLKGEN
#(.CLKFXDV_DIVIDE (2),
.CLKFX_DIVIDE (2),
.CLKFX_MULTIPLY (2),
.SPREAD_SPECTRUM ("NONE"),
.STARTUP_WAIT ("FALSE"),
.CLKIN_PERIOD (18.5185),
.CLKFX_MD_MAX (1.000))
dcm_clkgen_inst
// Input clock
(.CLKIN (clk_ibufg),
// Output clocks
.CLKFX (clkfx),
.CLKFX180 (),
.CLKFXDV (),
// Ports for dynamic reconfiguration
.PROGCLK (prog_clk),
.PROGDATA (prog_data),
.PROGEN (prog_en),
.PROGDONE (prog_done),
// Other control and status signals
.FREEZEDCM (1'b0),
.LOCKED (dcm0_locked),
.STATUS (),
.RST (rst_i));

P.S.: оно бы конечно у xilinx надо спрашивать, но решил начать отсюда. Xilinx Answer Record про такие случаи не знает. Errata на чип тоже.

Сообщение отредактировал Yuris - Sep 10 2010, 13:53