Форум разработчиков электроники ELECTRONIX.ru > Перестал программироваться DCM

Yuris

Sep 10 2010, 13:20

Собственно произошел subj. По результатам исследования оказалось, что неожиданно "пропал" сигнал PROGDONE (всегда low после загрузки FPGA, и никакой реакции на перепрограммирование) примитива DCM_CLKGEN, при этом LOCKED поднимается в HIGH и всегда формируется дефолтная частота. Может кто сталкивался с подобным. Буду признателен за наводки. Проект сборки 11.5 был полноценно работоспособным, в том числе в части синтезатора частот, пересобирался в новой версии для учета обновлений MIG. Фрагмент кода установки примитива:

CODE

  DCM_CLKGEN
  #(.CLKFXDV_DIVIDE        (2),
    .CLKFX_DIVIDE          (2),
    .CLKFX_MULTIPLY        (2),
    .SPREAD_SPECTRUM       ("NONE"),
    .STARTUP_WAIT          ("FALSE"),
    .CLKIN_PERIOD          (18.5185),
    .CLKFX_MD_MAX          (1.000))
   dcm_clkgen_inst
    // Input clock
   (.CLKIN                 (clk_ibufg),
    // Output clocks
    .CLKFX                 (clkfx),
    .CLKFX180              (),
    .CLKFXDV               (),
    // Ports for dynamic reconfiguration
    .PROGCLK               (prog_clk),
    .PROGDATA              (prog_data),
    .PROGEN                (prog_en),
    .PROGDONE              (prog_done),
    // Other control and status signals
    .FREEZEDCM             (1'b0),
    .LOCKED                (dcm0_locked),
    .STATUS                (),
    .RST                   (rst_i));

P.S.: оно бы конечно у xilinx надо спрашивать, но решил начать отсюда. Xilinx Answer Record про такие случаи не знает. Errata на чип тоже.

VladimirB

Sep 10 2010, 18:34

Цитата(Yuris @ Sep 10 2010, 17:20)

Собственно произошел subj. По результатам исследования оказалось, что неожиданно "пропал" сигнал PROGDONE (всегда low после загрузки FPGA, и никакой реакции на перепрограммирование) примитива DCM_CLKGEN, при этом LOCKED поднимается в HIGH и всегда формируется дефолтная частота. Может кто сталкивался с подобным. Буду признателен за наводки. Проект сборки 11.5 был полноценно работоспособным, в том числе в части синтезатора частот, пересобирался в новой версии для учета обновлений MIG. Фрагмент кода установки примитива:
P.S.: оно бы конечно у xilinx надо спрашивать, но решил начать отсюда. Xilinx Answer Record про такие случаи не знает. Errata на чип тоже.

Пробовали на 12.2 несколько рабочих проектов из 11.5 - толком заработала только простейшая мигалка светодиодом на счётчике - остальное глючит.

Сырое оно ещё, ждите сервиз паков.

Yuris

Sep 20 2010, 14:37

Спасибо. Ну, у нас не настолько все запущено, проект по логике, памяти и ДСП занимает примерно 85% lx16 и живет больше чем на 100МГц, а не работает только DCM. Но и болезней от 11.5, версия 12.2 не вылечила, так что безболезненно можно ждать новых релизов: )

ADA007

Sep 21 2010, 06:08

Цитата(Yuris @ Sep 20 2010, 17:37)

Спасибо. Ну, у нас не настолько все запущено, проект по логике, памяти и ДСП занимает примерно 85% lx16 и живет больше чем на 100МГц, а не работает только DCM. Но и болезней от 11.5, версия 12.2 не вылечила, так что безболезненно можно ждать новых релизов: )

Попробуйте перегенерировать DCM-ку в новой студии.... и входная частота должна быть не меньше 25 МГц, кажется.

Yuris

Sep 21 2010, 11:22

Solved. Надо было немножко подождать с вопросом, VladimirB, вы не ошиблись, косяк 12.2 и обещание исправить в 12.3, плюс имеется workaround.
http://www.xilinx.com/support/answers/37733.htm