Подключаю ADS6242.
http://focus.ti.com/docs/prod/folders/print/ads6242.htmlНа сайте Xilinx достаточно информации о том как подключать АЦП с LVDS.
Для создания тестбенча, начал создавать модель АЦП.
Возникли вопросы.
В документации на АЦП есть нестыковки( или мне кажется что нестыковки :-))
На фигуре 1 первый(страший) бит стробируется положительным фронтом DCKLP обозначен на фигуре непрерывной линией(красная точка)
На фигуре 2, уже DCKLM обозначен непрерывной линией.
Получается неопределенность - какой фронт защелкивает первый бит?
Дальше при изображении разнообразных режимов, например на фигуре 95, тактовый сигнал обозначен DCLKP/M.
Вопрос прост - каким фронтом тактируется данные?
Эскизы прикрепленных изображений
Подключаю к Spartan3E АЦП с LVDS виходом, Есть вопросы по созданию модели АЦП
Dec 24 2010, 16:25
