АЦП 50МSPS, Аналоговый вход Опции

[MiklPolikov]

Смотрю на тайминги ADS6122IRHBT в документации.
Tpdi = 6.5 nS
Th= 6.5nS
Tsu =8 nS


Буду читать данные в процессор . Можно ли вообще не использовать CLKOUT , а считавать данные по переднему фронту CLKP ?
Из диаграммы следует, что данные можно читать спустя Tsu - Tpdi = 1.5nS после переднего фронта CLKP , не позднее чем через Tpdi +Th = 13нс после высокого фронта CLKP.

Все эти времена почему-то приведены для 65 MSPS . А при 30 SMPS интересно как картина изменится ? Всё растянется пропорционально ? Или растянется только Th ?

Эскизы прикрепленных изображений

 

[XVR]

В DS явно написано:

For DRVDD ≥ 2.2 V, it is recommended to use the CMOS output clock (CLKOUT) to latch data in the receiving
chip. The rising edge of CLKOUT can be used to latch data in the receiver, even at the highest sampling speed
(125 MSPS). It is recommended to minimize the load capacitance seen by data and clock output pins by using
short traces to the receiver. Also, match the output data and clock traces to minimize the skew between them.
For DRVDD < 2.2 V, it is recommended to use external clock (for example, input clock delayed to get desired
setup/hold times).

Т.е. использовать входной клок можно (но его корректная задержка - ваша забота)

Все эти времена почему-то приведены для 65 MSPS . А при 30 SMPS интересно как картина изменится ?

Никак не изменится