Здарова Всем!
Возникла необходимость пользоватся в проекте AXI4, собственные корки соответственно с AXI4 и AXI4-ST + interconnect, и проект должен работать и на Xilinx и на Altera. У Xilinx есть готовый interconnect. У Альтеры пока нет. Кто нибудь создавал собственный interconnect, насколько трудоемкая это задача, есть ли темные места в стандарте Стандарт начал читать, пока не определил сложность, несколько дней его нужно будет курить до полного понимания.
Спасибо!
|