Допустим наша цель - минимальное потребление для процессора на частоте 1Мгц / во время простоя без выключения питания. Какой техпроцесс обеспечивает это? Т.е. понятно что на 90нм уже большие токи утечки... Или при достаточно низком напряжении питания 90нм все-равно будет лучше чем 350?
Какие есть технологические/схемотехнические способы по снижению crowbar тока во время переключения?
Со способом уменьшения потребления путем уменьшения кол-ва переключений (перемещая "glitchy-logic" в конец) - понятно.
--------------------
|