Xilinx core generator (fifo generator V5.3) и ActiveHDL8.2, fifo_generator_V5_3 Опции

[wladimiru]

Перешел на связку Xilinx ISE 11.4 и ActiveHDL8.2 Sp1.
Создал с использованием fifo_generator_V5_3 корку fifo. Заметил отличие от ранее использованной корки, созданной в fifo_generator_V2_3: список файлов отличается, например, нет *.edn.
Подключил к проекту как делал это и раньше в ActiveHDL 7.1+ISE8.2. Все файлы компилятся, но при указании top_level запускается Elaboration, который выдает ошибку:
# ELBREAD: Elaboration process.
# ELBREAD: Error: The contents of package 'ieee.std_logic_unsigned' referenced in entity 'fifo_generator_v5_3_bhv_preload0' differ from the contents available during the compilation of this entity.
# ELBREAD: Error: Elaboration process completed with errors.
# Design: Error: Elaboration failed
Поэтому не могу задать top level и начать синтез.

Не понятно, что можно с этим сделать, там же все и так просто..
xilinxcorelib имеется, ну, собственно, он потому и упоминает "fifo_generator_v5_3_bhv_preload0"


Есть хозяева такой же связки (ISE11.4+ActiveHDL8.2) ? Может кто опробовать создать проект , состоящий из одного элемента, созданного в fifo_generator v5.3?

Корку генерил для spartan3 ..