Нюансы REUSE дизайна Опции

[Tahoe]

Использую связку Orcad Capture -> Layout, но скорее всего, то же самое справедливо будет для Capture -> PCB Editor.

Вопрос коротко.
Возможно ли как-то исхитриться и задействовать при REUSE опцию "Refdes control required"? Речь про полный REUSE, т.е. схема + трасировка, из внешнего проекта.

Пояснения.
С одной стороны, отказываться от REUSE я не хочу/не могу, по понятным причинам - трудоемкость работы резко вырастет. С другой стороны, при Annotate придется пользоваться вкладкой "Annotate > Layout Reuse" ( либо "Annptate > PCB Editor Reuse", в зависимости от используемого трассировщика ). Проблема в том, что на этих вкладках уже нет опции "Refdes control required", а значит я уже не смогу задать диапазоны нумерации для разных иерархических блоков. Зачем нужно пользоваться "refdes control", думаю, тоже понятно и очевидно. Например, если, по каким-то причинам придется перенумеровать компоненты, то это может повлечь за собой тяжкие последствия. В частности, придется ручками переназначить footprints для всех микросхем и т.д. Так что пусть уж лучше это бедствие произойдет в пределах одного кусочка дзайна, чем со всем дизайном.

И тут упираемся в оркадовские особенности REUSE. Для того, что бы стало возможным использовать готовую трассировку из внешнего проекта, не достаточно просто вставить в иерархический блок схему из ExtProject. Необходимо ещё и произвести annotation, используя "Annotate > Layout Reuse", иначе в Layout, при попытке Reuse, просто не отобразится уже разведенный образец.
Логично было попытаться сначала сделать "Annotate > Packaging", использовав Refdes control, а потом повторно сделать annotate, по уже пронумерованной схеме, но уже через "Annotate > Layout Reuse". Разумеется, способ аннотации теперь надо выбрать не unconditional/безусловный, а incremental/нарастающий, что бы не нарушить ранее произведенную нумерацию элементов. Что я и проделал. Однако в Layout, при попытке Reuse, к сожалению пусто. Если же сбросить все в "?" через "Annotate > Layout Reuse", а потом через него же сделать нумерацию, то в Layout > Reuse все в порядке, но все элементы в дизайне, ессно, пронумерованы тупо от 1 до nnn.
Есть идеи, как это обойти? Например, может можно сделать нумерацию через обычный "Annotate > Packaging", а потом как-то ручками изменить ( в netlist? ) блоки/модули, полежащие REUSE? Как вообще передается информация о REUSE из рисовалки в трассировщик?

[Uree]

В РСВ Эдитор такой вопрос решается иначе, вне зависимости от опций упаковки.
А по Layout увы, не подскажу...

[PCBinAquarium]

В связке с Эдитором это выглядит следующим образом:

1. Создаете схему в Кэпчуре.
2. Проводите аннотацию.
3. Передаете нетлист в Эдитор.
4. Размещате компоненты и трассируете.
5. Делаете обратную аннотацию в Кэпчур.
6. В Кэпчуре генерируете модуль повторного использования через аннотацию (ставите галочку в (Create Reuse Module).
7. Передаете нетлист обратно в PCB Editor и создаете MDD модуль.
8. Используете Reuse Module в Кэпчуре в виде компонента библиотеки или иерархического блок.

[Tahoe]

В РСВ Эдитор такой вопрос решается иначе, вне зависимости от опций упаковки.
А по Layout увы, не подскажу...

Если речь про это: Быстрое размножение фрагментов платы в Cadence Allegro PCB Editor, то решение не идеальное. Хотя, скорее всего, воспользовался бы им.
Я бы даже перелез на PCB Editor, давно подумываю, но все как-то не получается - времени нет, набивать шишки на очередном проекте, сроки, как никак жмут всегда. К тому же, есть уже какое-то кол-во готовых блоков, оттрассированых, придется их заново трассировать, уже в PCB Editor. Хотя пока блоков не особо много, дальше будет только хуже.

В общем, пока буду пытаться найти решение "через верх", через Capture. Благо оно, скорее всего, одинаковое и для Layout, и для PCB Editor

5. Делаете обратную аннотацию в Кэпчур.

Вот это место все обламывает, к сожалению. Мой принцип: back annotation - расстрел на месте.

Хотя стоп. Возможно это вариант. Если back annotation делать не для всего проекта, а для "проектика", который содержит референсный блок. Я правильно уловил суть всей затеи?

Хотя нет, похоже что не правильно. Как ни крути, а REUSE придется, видимо, обязательно делать в основном проекте.

[Uree]

Если речь про это: Быстрое размножение фрагментов платы в Cadence Allegro PCB Editor, то решение не идеальное. Хотя, скорее всего, воспользовался бы им.

Именно оно. Постоянно этим пользуюсь, если имеется такая возможность. Огромный плюс - образец может не совпадать с набором, к которому он применяется. Все равно процесс проходит. А поправлять руками все же меньше потом приходится, чем делать то же еще раз.

[Tahoe]

Смешно получается. У меня в текущем проекте, среди прочих блоков, есть два блока, FT4232HL_BUS_POWERED и ADM3202ARU. Оба выполнены в виде отдельных проектов и оба, разумеется, оттрассированы. Другими словами, оба этих блока подгтовлены для reuse.

Сейчас проделал такой ход конём. Удалил в папке текущего проекта все, что касается Layout, т.е. *.mnl, *max. Что бы не путаться, удалил даже вообще все, кроме *.dsn и *.opj Сделал обычную аннотацию, без reuse, просто через "Annotate > Packaging", с включенным RefDes Control. Затем сгенерил нетлист, создал новый файл трассировки *.max. Сразу же лезу в Auto > Design reuse, затем кнопка "Browse for MAX file", выбираю FT4232HL_BUS_POWERED.MAX Теперь в source schematic отмечаю блок FT4232HL_BUS_POWERED, но в target ждет разочарование - "No matching schematic was found". Ок, это было ожидаемо. Теперь проделываю абсолютно тоже самое, но уже с ADM3202ARU.MAX И, о чудо, Layout предлагает отметить два иерархических блока для reuse. Правда счастья все ещё нет - блоки вышли одинаковые, но кривые. Вместо этого:



получилось два раза вот такое:



Т.е. получилось, что компоненты остались такими же, по размеру. А дорожки, да и вообще всю трассировку, как будто увеличили в n раз, прям zoom получился. Оригинальная толщина дорожек в source равна 0,25мм. В target получилось 2,5мм, аккурат в 10 раз.
Настройки, разумеется, одинаковые, и там, и там, метрические.



Буду копать дальше, а пока делаю предварительные выводы:
1. Похоже, что сам по себе факт, обнаружится или нет matched schematic, зависит только от референсного дизайна, а не от способа annotate в target дизайне. Хотя, строго говоря, эксперимент не совсем чистый получился.
2. Возможно, некорректное масштабирование произошло из-за того, что не использовал "правильный" annotate, который "Annotate > Layout Reuse".