Добрый день!
Поиск не помог поэтому пишу здесь:
Дано: АЦП выход LVDS 7 пар (14 разрядов) плюс 1 дифф пара выход часов.
Всего 8 пар тип LVDS питание 1.8 В - средняя линия 1.05 В изменение +/- 200 мВ или опционально +/-350 мВ
Есть ПЛИС - у нее вход LVDS но только на 2.5 В.
Вопрос: как согласовать выход АЦП 1.8 В на вход 2.5 В ПЛИС сигнал LVDS.
Порекомендуйте буфер 1.8 на => 2.5 8 пар LVDS - односторонний.
Можно как то без буфера обойтись?!
Скорость 250 MPS Все очень рядом на одной плате в пределах 40 мм.
Заранее спасибо!

В первую очередь, прежде чем искать некие мифические буферА, надо было посмотреть DC характеристики Вашей ПЛИС. Еще лучше, если перед этим хоть немного почитать что такое LVDS. После этого желание куда-то бежать и что-то искать должно отпасть само собой

Для справки: Spartan-6, DC and Switching Characteristics, LVDS_25: VICM = 0.3V...2.35V, VID = 100mV...600mV

Впрочем, буферы тоже есть, например SN65LVDS100. Но если подходить формально, не читая таблицы ELECTRICAL CHARACTERISTICS, то для этого буфера нужен в свою очередь еще один буфер, т.к. питание у него вообще 3.3В))

Что такое LVDS я знаю прекрасно. Понимаете, это получается какой то радиолюбительский подход - ПЛИС у меня Actel AP3 у нее написано(DC характеристики я читаю) - что интерфейс LVDS поддерживается при напряжении буфера 2.5 В - так что же у нее своя средняя линия напряжения а я буду ее буду нагружать на среднюю линию интерфейса LVDS 1.8 В?! Может она и переживет это - но правильно ли это с точки зрения построения системы?! Да в характеристиках написано, и на форуме альтера есть объяснения, что можно на вход подавать меньшее напряжение- но это я считаю как то неправильно. Должен же быть нормальный буфер вход 1.8 выход 2.5 - соответственно два питания.
Кто то так реально соединял так реальный интерфейс - тем более шину!?

Совершенно нормальный подход. LVDS на ПЛИС обязательно требует 2.5В только для передатчиков, а специальных LVDS приёмников на ПЛИС вообще нет - там стоит общий дифференциальный приёмник для всех дифференциальных стандартов, и у всех известных мне ПЛИСов он полностью удовлетворяет требованиям LVDS со сниженным синфазным напряжением. Поставив буфер, вы только ухудшите характеристики, так как увеличится расфазировка(clock skew).

Спасибо большое всем за ответы - как разведу плату и включу изделие отпишу результаты. Попробую без буферов на прямую.

Я, во-первых не очень понимаю Ваши проблемы, а во-вторых не совсем понимаю что и где Вы читали. Вот черным по белому написано в ProASIC3 Flash Family FPGAs Datasheet, Table 2-90 - LVDS Minimum and Maximum DC Input and Output Levels (страница 2-68 (82)):

VICM (Input Common Mode Voltage) : min = 0.05V, max = 2.35 V
VIDIFF (Input Differential Voltage) : min = 100mV, max = 350 mV

Кто кого чем куда нагружает???? Отчетливо видно, что входной LVDS буфер в ProASIC3 спокойно может работать с сигналом, имеющее среднее значение 1.05В (ибо это вполне укладывается в диапазон 0.05...2.35) и дифф. значение 100мВ! Какие еще нафиг дополнительные буфера??? Вы похоже не очень хорошо знаете что такое LVDS.

??
Да там так указано- но это вовсе не означает, что сигнал может гулять во всем этом диапазоне. Ведь для чего же вводят стандарты LVDS 1.8, 2.5, 3.3 вольта - что же это будет если каждый будет свой стандарт лепить. Но если проблемы совместимости по входу нет так я только рад - было бы хуже если бы развели плату включили и тут выясниться, что буфер просто не "видит" перепады сигналов. В этом смысле просто напросто если там дифф каскад работает он просто гасит синфазный сигнал выделяя лишь дифферциальный. Вообщем думаю практика все покажет.

У меня еще один вопрос - вот у минибанка A3P я какое должен напряжение подавать - там заявляется 2.5 - не будет конфликта между выходом АЦП и дифф. входом ПЛИС?! Или опять таки можно 1.8 вольта на питание буфера ПЛИС подать?!