Если я использую любую ногу глобального клока, с неё завожу сигнал на любой DCM (один) получаю с него клок и развожу его по ПЛИСИне - то он внутри разводится с одинаковыми задержками в противоположные концы кристалла?
Почему спрашиваю - смущает указания в описании на плис частей микросхемы : верхний правый, верхний левый клокинг регион и т.д.
зачем они вообще нужны?

до недавнего времени максимальная частота на глобальных тактовых цепях не могла превышать значений порядка 300 МГц.
для ввода быстрых параллельных шин >600 МГц (например SFI-4.1) для тактирования использовались (да и сейчас всё равно используются) локальные тактовые входы, которые имеют чуть ли не на порядок меньший разброс задержек внутри тактового региона. При этом с локального тактового ресурса необходимо как можно скорее уйти на более широкую, но медленную внутреннюю шину, чтобы достаточно жырный проект смог собраться с нужными констрейнтами.
вот как-то так.

Тут всё очень сильно зависит от семейства ПЛИС. У некоторых ПЛИС часть глобальных буферов могут тактировать только половину логики чипа. Чтобы узнать точно - надо читать даташиты, у Xilinx это как правило Clocking_Resources_User_Guide.

Спасибо уважаемые.