Доброго времени суток.

Выявилась следующая проблема:
Есть некий блок на котором установлен Циклон 1 в BGA, в него заведена частота 19 МГц на дедикейтед пин.
Эта 19 МГц заходит на PLL, в котором умножается до 77 МГц, в принципе все работает.
Но решили слегка изменить проект и генерировать две частоты 77МГц с разным сдвигом фаз для входных и выходных данных и появилась проблема, стоит только в PLL активировать второй клок, как начинается свистопляска.
Блок сдергиваю-вставляю(грубо говоря снимаю питание, включаю пинание), 1-ая 77МГц стоит в одном месте, опять выдергиваю блок, затем вставляю- 1-ая 77МГц стоит в другом месте. Иногда сдвиг не большой, а иногда порядка 180 градусов.

В чем может быть проблема и как ее побороть?

Частота 19 МГц всегда стоит как надо и не дергается.
Квартус 10.1 веб эдишен.

настройки PLL какие ?

des00?
inclk0 input - 19.44 MHz
In normal mode
Which output clock will be compensated for?- c0
далее все галки сняты
с0- Core output clock:
Use this clock
Clock multiplication factor - 4
Clock phase shift - 90 deg
остальное по умолчанию

с1- Core output clock:
Use this clock
Clock multiplication factor - 4
Clock phase shift - -101.25 deg
остальное по умолчанию

Вроде бы удалось подобрать соотношения фаз: -90 град. для выходных данных и 180 для входных, сбоев пока не наблюдаю.
Ну и перешел на Ква 5.0, тяжко, в нем нет тех функций, которые использовал в 10.1.