Частота дискретизации входного сигала 112 Мгц. Необходимо понизить до 512 Кгц. Для этого использую четыре дециматора в 7, 5, 5, 1.25 раз. на выходе последнего сигнал( синусоида) искажается - появляется вторая гармоника. Фильтры посчитаны в матлабе, за основу взят equiriple. В качестве дециматора использую ядро Xilinx FIR compiller 5.0

ну частота среза последнего выбрана неправильно например, мы ж насквозь не видим. С теорией значит как......
Можно считать в матлабе не только фильтры. В симулинке можно прямо промоделировать и увидеть какой каскад фильтра выбран неверно.
и никого не отвлекать с пустяками...

Моделирование так же показывает искаженный сигнал.
вроде бы правильно все просчитано
На входе последнего дециматора 640 кгц. . Полоса пропускания - 100кгц, полоса подавления - 512 - 112/437.5=250 кгц.

Вот запустил ISE и посмотрел что ядро Xilinx FIR compiller 5.0 умеет децимировать R:=2...1024 раз. Чтобы получить Xilinx FIR compiller 5.0
R:=1.25 вы наверно его отдельно тактировали? Может чтот то тут зарыто?

Нет, я выбрал дробную децимацию 4/5, те децемировать в 0.8 раз. Дециматор пропускает каждый пятый отсчет после фильтраци. Наверное так фильтровать нельзя, поэтому и спросил, может не совсем коректно. Скажем, если вместо дробной 4/5, сначала интерполировать в 4, а затем децимироватьв 5 раз.

Совершенно некорректно.



Так гораздо лучше