вот простой циклический регистр:
Код
...
always_ff @ (posedge clk, negedge res) begin
if(res == 1'b0)
temp <= 16'b0000000000000001;
else
temp[15:0] <= {temp[14:0],temp[15]};
end
...
always_ff @ (posedge clk, negedge res) begin
if(res == 1'b0)
temp <= 16'b0000000000000001;
else
temp[15:0] <= {temp[14:0],temp[15]};
end
...
ну почему то в симуляторе Quartus v9.1 младший бит всегда в 1 кроме когда там должен быть 1 там 0.
В Questa Sim, там все нормально.
