Полная версия этой страницы: dedicated pll out
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
добрый вечер. встал такой вопрос. раньше работал с циклоном 3, там есть выводы, специально предназначенные для вывода клока наружу (PLL_out). щас перехожу на Спартан 6, у них такого нет. критично ли это и как быть? нужно вывести наружу 250 МГц с PLL
Если ван необходимо только лишь вывести наружу клок и забыть о нём(подхватить АЦП-шкой, допустим) - то можно выводить на любую ножку. Ну а если вы планируете синхронизировать его с данными или использовать IODELAY, то нужно выводить на специальные ножки(ug385).
shide_3, используйте для вывода клока наружу ODDR2:
Выводить, в принципе, можно на любую ножку.
Добавлю, если будет нужен дифференциальный клок, поставьте OBUFDS после ODDR2.
Цитата
It is recommended to use a Clock Forwarding technique to create a reliable and repeatable low skew solution:
instantiate an ODDR2 component; tie the .D0 pin to Logic1; tie the .D1 pin to Logic0; tie the clock net to be forwarded to .C0; tie the inverted сlock to .C1
instantiate an ODDR2 component; tie the .D0 pin to Logic1; tie the .D1 pin to Logic0; tie the clock net to be forwarded to .C0; tie the inverted сlock to .C1
Выводить, в принципе, можно на любую ножку.
Добавлю, если будет нужен дифференциальный клок, поставьте OBUFDS после ODDR2.
Цитата(TRILLER @ Nov 29 2012, 11:17) 
Если ван необходимо только лишь вывести наружу клок и забыть о нём(подхватить АЦП-шкой, допустим) - то можно выводить на любую ножку. Ну а если вы планируете синхронизировать его с данными или использовать IODELAY, то нужно выводить на специальные ножки(ug385).
Очень не хорошо формировать тактовую для ЦАП\АЦП внутри ФПГА.
Цитата(Victor® @ Nov 29 2012, 19:05)
Очень не хорошо формировать тактовую для ЦАП\АЦП внутри ФПГА.
А чем именно плохо для ЦАПа? Джиттер?
cпасибо ответившим. тут выясняется, что на ацп подавать с плиса плохо. придется городить внешний pll. вот только не пойму, почему все-таки pll плисака такой плохой в плане джиттера..
Цитата(troiden @ Nov 29 2012, 18:58)
А чем именно плохо для ЦАПа? Джиттер?
Так тем-же, что и для АЦП.
Jitter.
Хотя не исключаю, что возможны задачи где можно применить и внутренний ФАПЧ.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.