Кто сталкивался с экстракцией параметров модели EEHEMT1 в IC-CAP, подскажите с определением сопротивления истока Rs, иначе "у меня слеза навернется"...
Так вот, в Preview DUT сетап ig_vgs подразумевает выдачу четырех значений тока затвора при постоянном нулевом токе стока:

Рекомендуется первое значение тока затвора выбрать из расчета IG_FWD_MAX=50e6*L*W=50e6*90nm*100um=45e-5A в моем случае. IG_FWD_MID=42.75e-5A - это 95% от IG_FWD_MAX, IG_FWD_MIN=40.613e-5 - 95% от IG_FWD_MID, IG_FWD_IV - как написано в хелпе, максимально возможный постоянный ток затвора. Первый вопрос - как правильно подобрать IG_FWD_IV, если пороговое напряжение транзистора примерно -4В (ниже передаточная и выходная характеристики), если по транзистору информации, помимо набора ВАХ и S-параметров, нет.

Если построить график крутизны gm_vg, максимум будет в точке 40 [мА/м^2] (в каких единицах измерения крутизна отображается на графике?), можно ли точку 40мА считать за IG_FWD_IV?

Насколько я понимаю, цель сетапа ig_vgs - найти напряжения VG_FWD_MAX/MID/MIN/IV, которые далее будут использоваться при экстракции паразитных параметров для так называемого cold_fet, а так же найти напряжения VG_GML_MAX/MIN, которые используются для экстракции Rs (Сопротивление истока ищется по методу, изложенному в Long Yang and Steven Long "New Method to Measure the Source and Drain Resistance of the GaAs MESFET" in IEEE Electron Device Letters. Vol EDL-7. No.2, February 1986).
После нажатия Execute update_ranges в сетапе ig_vgs, получаю следующие переменные:
VG_GML_MIN = 4.120
VG_GML_MAX = 4.320
VG_GML_RANGE = 0.2
VG_FWD_MAX =4.32
VG_FWD_MID =4.228
VG_FWD_MIN =4.138
VG_FWD_IV =0.85
Т.е. диапазон по напряжению затвора при экстракции Rs выбран от 4.12В до 4.32В. Радостно принимая этот диапазон в виду отсутствия предупреждающих сообщений IC-CAPа, перехожу к сетапу Yang_Long_Preview в DUT Source_Resistace. Получаю график:

Нажимаю на кнопку Execute inicialize и получаю сообщение: "Y&L Gate current levels are wrong. VGS_GML_MIN is not low enough to include ig_min." Лезу в текст программы экстракции для Yang_Long_Preview - в результате работы посчитаны токи, которые далее будут использоваться для построения графика vg_ig:
IDS_YL_MAX = 0.01
IDS_YL_MIN = 0.009
IGS_YL_MAX = 0.0002
IGS_YL_MIN = 2E-005
Ошибка возникает, если ig.m[0] > ig_min в тексте:


YL_IdIg_RATIO = 50. Пытаюсь считать: ig_max - по сути среднее значение измеренного вектора тока стока, деленное на 50. Для VDS_YL_MIN=0.25V ig_max примерно равен 14.3мА/50=0.286, для VDS_YL_MIN=0.1V ig_max примерно равен 5.7мА/50=0.114. ig_min = ig_max / 10.0=0.025 в первом случае и 0.0114 во втором.Теперь смотрю, чему равен измеренный ig.m[0] = 3.912320E-004. Действительно, ig.m[0] > ig_min. И как после этого жить дальше, какие токи использовать в DUT Preiew/ig_vgs?
Вообще, согласно вышеуказанной бумаге по опредлению Rs, примерно понятен следующий алгоритм:
1) Выбираем Vg таким, чтобы Ig был не меньше тока утечки утечки затвора транзистора. Я не знаю, какой ток утечки в реальности, пусть будет стандартное значение из самого IC-CAP - 50 nA. При этом получаю напряжение 0.07В:

2) Строим график IdVd для проверки его линейности в диапазоне от 0 до 0.4В. Выбираем на прямой, если она прямая, токи Id1 и Id2, причем меньший ток равен 10% большего. Требование - токи стока должны быть в 50 - 100 раз больше токов затвора.

В итоге токи стока оказались намного больше токов затвора (в несколько тысяч раз, а не в 100). Что я делаю не так?
Выберем на прямой ток Id1=0.01487A (например), тогда Id2=10%Id1=0.001487A.
3) Строим график IgVg для нахождения сдвига Vg между двумя прямыми при Id1 и Id2.

4) Считаем Rs = (Vg2 - Vg1)/(Id2-Id1) = (0.4149-0.4013)/(0.01487-0.001487)=1.016 Ом - результат вполне реальный. Но как соотнести эту процедуру нахождения Rs (описанную в документе IEEE) с той, что существует в IC-CAP? Все вместе как-то трудно мозгами охватить.

Так как, все же, выбрать в IC-CAP верные диапазоны?

Методика по IEEE:

Неужели полное отсутствие интереса? Слабо верится. Или я не так что спросил? Глупейшие вопросы?

Дело в том, что любая "самая точная модель" является на самом деле весьма приближенной. Есть ли смысл так "вылизывать" модель? Все равно в железе все будет по-другому. Лучше пользоваться готовыми усредненными моделями.

А как же всяческие foundry, они для каждого типа транзистора с учетом масштабирования дают конкретные цифры параметров модели и приводят графики совпадения расчета и измерений. У меня есть набор измерений, как правильно выбрать "готовую усредненную модель" для этого транзистора? И в каком месте они собраны, данные готовые модели?

К примеру нелинейная модель биполярного транзистора в AWRDE GP1 дает достаточную для практики точность, даже без корректировки данных, которые в ней по умолчанию, особенно при анализе нелинейных искажений, в схемах с отрицательной обратной связью. Если используется типовое включение, лучше использовать модели S-параметров.

Если честно сразу вспоминается поговорка - Правильно заданный вопрос содержит половину ответа. Столько графиков, куча цифр, формулы, ссылки... Ну непонятно.

У вас же получилось - 1 Ом, нормальное значения для Rs. Существует огромное количество методик для расчета паразитных сопротивлений. Не факт, что этот самый лучший, ему уже 27 лет. Я вот, например, по другой методике рассчитывал и без IC-CAP'a.

Сразу сомнению вызывает, что диапазон напряжений на затворе получился около 4-4.5 В. Как то многовато, может знак минус пропустили и это напряжение отсечки? может где-то там ошибка?

Не расскажете, что за методика?

Хотя бы эта http://ieeexplore.ieee.org/xpl/login.jsp?t...arnumber%3D3650

Считается одной из основных статей по определению паразитных элементов полевого СВЧ транзистора.

А можно поинтересоваться - откуда у вас IC-CAP? Если ваша организация его покупала, то, наверно, Agilent организовывала какие-то курсы?

IC-CAP куплен, но при мне никаких курсов не было.
По поводу статьи - на ней, в том числе, и базируется экстракция паразитных параметров EEHEMT в IC-CAP, кои определяются в сетапе под названием "cold fet". Изначально, почему в сетапе Preview в самом начале процесса экстракции предлагается посчитать максимальный ток затвора? - цифра в 5Е7 - 1Е8 А/м2 прозвучала как раз в этой статье с целью показать, что при такой плотности тока формула для полного сопротивления барьера Шоттки упростится, емкостью затвора можно будет пренебречь. А сопротивление истока в этой статье не определяется, определяется сумма трех сопротивлений Rs+Rg+Rc/3 (Rc - сопротивление канала) как линейная экстраполяция графика Re(Z11) vs. 1/Ig до оси ординат. Да и вообще пишется, что есть три уравнения с четырьмя неизвестными Rs, Rg, Rd и Rc, и т.к. одного уравнения не хватает, предлагается несколько вариантов:
1) найти сумму Rs+Rd, которые определяются традиционным методом. Это определение может быть проведено с помощью анализатора цепей, используя действительную часть Z22.
2) найти значение Rg, если оно может быть получено измерением сопротивления от площадки к площадке.
3) найти значение Rs и Rd, которые могут быть получены прямыми измерениями.
4) найти значение Rc, если известны технологические параметры канала.
В IC-CAP решили найти Rs как написано в статье Long Yang and Steven Long, после чего снять s-параметры для cold-fet и найти Rg, Rd, Ls, Lg, Ld.
Быть может, это хорошее решение для экстракции? Пункты 3) и 4), указанные выше, не особо доступны. А в пунктах 1) и 2) я не знаю методики. Или можно сообразить, но я туплю.

Понятно. А те кто его покупал в нем разбирались? Или просто так купили? (мне просто интересно зачем тратить такие огромные деньжищи просто так...)

Вообще говоря, странно что у вас не вычисляется это сопротивление. Надо искать ошибку, тут уж Вы как нибудь сами. Прочитайте статью, проверьте уравнения и т.п. Вы испытания проводите с реальным транзистором? в смысле измеряете его или на мат.модели какой-то?

Если не получается этой методикой всегда есть куча других. Пишем в гугле "determintaion of source resistance for microwave fet"

вот первые ссылки:

http://ieeexplore.ieee.org/xpl/login.jsp?t...%3D932242\

http://ieeexplore.ieee.org/xpl/login.jsp?t...number%3D372093