Цитата(Alexey Belyaev @ Mar 5 2013, 11:26)

Не до конца понятно назначение ног 18 и 19 вывода R34, или это продолжения шины адреса? Но полезной информации в EEPROM хранится ровно 65534 байта и ИМХО 16бит адреса предостаточно.
Возможно, один из них - что-то вроде MEMR'. Если предположить, что на плате могут стоять и микросхемы ОЗУ, то второй, соответственно, MEMW'.
Цитата
Если адрес всего 16бит то как я это понимаю:
- U5 и U6 это всего лишь буфер, для шины адреса. "епромины" включены так, что они поочерёдно формируют 16битный адрес. У 27C1024 уже 16битный адрес. значит можно рассматривать что U5 и U6 не нужны.
U5 и U6 - буфер, разгружающий шину адреса и развязывающий её от U7, там, где она используется.
Есть сомнение, что U6.1, U6.19 сидят на земле.
"епромины" адрес не формируют, они его получают.
Цитата
- U8 на пару с U9 я плохо до конца понимаю, но в вариации с разъёмом R34 (остальные у меня пустые) они работают как R/W ключик с CE. опять же в вариации с 27C1024 ИМХО это не надо, т.к. она одна. Или нет?
U9(B,C,D) - дешифратор на A12..A15 = 1111.
U8(C,D) - формирователь CE' (что прибегает на U8.10, гадать не берусь).
U8(A,B ) - формирователь OE'.
Цитата
- U7 защелка данных для формирования 16битного результата с 2х микросхем, тоже вроде как отпадает в варианте с 27C1024.
U7 - защёлка старшего байта адреса (для систем с мультиплексированной шиной адреса/данных). На Вашей картинке входы у неё справа, а выходы - слева. На U7.11 должен приходить сигнал типа ALE'.
Цитата
где я не прав?
Схема снята не совсем корректно, имхо.
R12 д.б. с другой стороны JP4.
Вероятно, не хватает связей между разъёмами (некоторые входы висят в воздухе, если подключается только ER34, или повиснут при разомкнутых перемычках).
Заметил ещё что-то, но уже забыл. Ищите сами.
Отслеживать шнурки в параллельно-попердикулярной лапше - удовольствия чуть. Знаете, как рисуются шины? Вот и нарисуйте. Самому станет понятней.
В качестве замены, имхо, сейчас (удобнее использовать)/(проще найти) flash, а не UVE EPROM.
Судя по JP10, U5, U6, U7 можно упростить. (только сравните на всякий случай ёмкости по входам U5, U6 и входам шины адреса предполагаемой памяти)
Судя по JP1..8, в памяти используется верхняя половина осьмушки (CE' = 0 только при A12..A15 = 1111). С учётом неиспользуемого A0 достаточно памяти 2^11 x 16 бит.
U8, U9 упростить вряд ли удастся. "Не мелочитесь, Киса".
JP9 на схеме не нашёл.