Уважаемые гуру, у меня вот какой вопрос.

Есть модем в котором используется канальные фильтры типа RRC(приподнятый косинус), приемный и передающий реализован в ПЛИС. Планируется в качестве DDC использовать внешнюю микросхему. В данной микросхеме сигнал после переноса на нулевую частоту фильтруется ФНЧ, а потом это все цифруется и передается на обработку в ПЛИС. Я так понимаю в такой схеме отпадает необходимость в приемном канальном фильтре в ПЛИС, т.к. сигнал уже профильтрован во внешнем DDC. Так ли это?
Меня смущает то, что импульсная характеристика ФНЧ в DDC скорее всего не вида RRC. Будут ли ухудшения по сравнению с первым вариантом, где все канальные фильтры реализовались в ПЛИС?

Спасибо за любое разъяснение)

Я не гуру, но близкой темой занимался, самому интерестно мнение знающих , умеющих.
1 фильтры типа RRC(приподнятый косинус) приемный и передающий являютя согласоваными, работают в паре, их цель сформировать "особенный" спектр сигнала который меньще подвержен искажениям, в общем согласование линии.
" Я так понимаю в такой схеме отпадает необходимость в приемном канальном фильтре в ПЛИС, т.к. сигнал уже профильтрован во внешнем DDC. Так ли это?"
нет не отпадает т к оба фильтра работают в паре.

2 ФНЧ фильтр обычно для подавления шумов в канале. Полоса пропускания его должна быть больше полосы RRC фильтров.
а вот какой лучше всего выбрать для меня самого вопрос открытый. Inverse Sinc у меня показал лучший результат, позже хочу заменить на адаптивный. В общем этот фильтр тоже нужен.
на вашем месте я бы все оставил как есть

Мне кажется, что оконные фильтры, в том числе приподнятый косинус - являются полосовыми с заданным спадом боковых лепестков за счёт расширения основного лепестка.

ФНЧ - просто уберёт высшие гармоники после ЦАПа и уменьшит паразитную амплитудную модуляцию, особенно если у вас менее 8 точек на синус.

Спасибо за ответ)

Только проблема в том, что в реализации в ПЛИС фильтры работали с 8 отчетами на символ, а новый трансивер позволяет иметь лишь 2.5 отчета на символ. Конечно можно оставить на RRC передачи и на приеме, но на приеме RRC с 2 отчетами на символ и работать с этим, но что-то мне подсказывает что работать это будет плохо. Надо бы это все промоделировать.

Другой вариант оставить на передачи RRC, а на приеме рабоать только с ФНЧ, или так совсем плохо будет в моем случае?





А вы не могли бы пояснить, почему фильтр приподнятый косинус можно считать полосовым? я просто всегда считал, что это все же ФНЧ.

Все должно работать даже при разной частоте дискретизации на передаче и на приеме. Моделил для случая 4-х отсчетов/символ на передаче и 2х - на приеме. Промоделите сами, это не долго и с пониманием поможет.
Если вы удумали отказываться от согласованной фильтрации, то на передаче спектр должен ограничиваться не RRC (root raised cosine - корень из поднятого косинуса), а обычным поднятым косинусом. В противном случае будет сильная МСИ.

Нет не так, фильтр в DDS это фактически префильтр, задача которого, скорее всего, обеспечить необходимую фильтрацию сигнала для децимации.


будут и чем меньше скругление тем больше, потому что фактически вы будете работать по сигналу с изначальным наличием МСИ



2.5sps не совсем хорошо, но дробная интерполяция, с хорошим фильтром интерполятором вам поможет. Можно сделать модем и 2sps. Но если есть ресурс, то вам можно интерполировать сигнала раза в 2/4 и работать уже с 5/10 sps. А еще лучше не использовать такой DDS а делать все в ПЛИС.


Все зависит от требуемых потерь на демодуляцию. Лучше RRC-RRC, если никак то RC-LPF

ИМХО имелось в виду согласованная полоса %)

Так все зависит от допустимого уровня межсимвольной интерференции (MCИ), если модуляция QPSK то хоть какой фильтр поставь потери будут ничтожны, а если QAM4096 то совсем другой дело.

В том трансивере(LMS6002D) ФНЧ аналоговый и как раз настроен на полосу сигнала.



В текущей реализации модема после RRC стоит схема тактовой подстройки с дробным интерполятором, которая работает по 2 отчетам на символ.

Ясно, спасибо.

Это не схема работает, это детектор тактовой работает в режиме 2sps, а вот у него до интерполятора может быть от 2 до хоть 10000 sps. Чем выше передискретизация, тем проще конструкция интерполятора и меньше потери на интерполяцию %)

К счастью QAM4096 не будет, но будет максимум PSK16)