Цитата(vadimuzzz @ Aug 12 2013, 11:40)
явного криминала не увидел, бросилось в глаза только отличие от того, что обычно у меня:
Код
create_clock -name "sys_clk" -period 40ns [get_ports {sys_clk}] -waveform {0.000ns 20.000ns}
derive_pll_clocks -create_base_clocks
если есть возможность, выложите проект целиком (только все лишнее убрать)
а вчем разница место написания:
CODE
derive_pll_clocks
и
derive_pll_clocks -create_base_clocks
все таки странно получается проект не совсем уж наворочен, а по hold уже произошло зашкаливание
Цитата
Приветствую!
Одолел я таки запуск вашего проекта, правда только в 11-м квартусе. Но это видимо и не важно. Насколько я понял, ворнинг вполне законный, а причина - невозможность утоптать времянки для on-chip memory. Решения я пока не придумал, но искать имеет смысл среди следующих вариантов:
1) снижение тактовой,
2) уменьшение объема on-chip memory либо
3)что-то типа конвейера для on-chip memory.
Третий вариант я смутно представляю, но вряд ли он безнадежный.
С уважением, Вадим
Вы считаеате сниженние тактовой сможет помочь при нарушении hold? Щас буду пробовать снижать, но пока для себя не могу обосновать это..
А вообще как Вы считаете это нормально что при всей используемой памяти и при относительно невысокой частоте возникает такое нарушение?
Я думаю система может работать и на более высоких частотах при всей используемой памяти... или я ошибаюсь?