Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Как проверить временные характеристики ПЛИС?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
ISK
Есть проект на альтеровских FPGA. Выпустили 10 плат, проверили, всё работает. Через время закупили новую партию микросхем, сделали новые платы, и в некоторых проявились проблемы. Разные платы по-разному подглючивают. Есть подозрение на времянку. Возник вопрос, можно ли как-то проверить, отличается ли быстродействие микросхем одной партии от другой? Может уже кто-нибудь делал подобное? Скажем, подавать на вход импульс, и замерять задержку на выходе? Хотя хотелось бы это как-то делать это программно.
litv
Надо овладеть синхронным проектированием и заданием грамотных констрейнс .
При таких же вопросах проблема была не в ПЛИС вообще - прочтите http://electronix.ru/forum/index.php?showt...=109546&hl= .
ПЛИС можно не тестировать.

ISK
Цитата(litv @ Oct 2 2013, 13:18) *
ПЛИС можно не тестировать.

Ну а если всё-таки потестировать? Я тоже не исключаю проблемы с констрейнами и даже догадываюсь где именно. Но меня интересует сам факт, можно ли как-то увидеть, есть ли разница (хоть минимальная) во временных характеристиках разных кристаллов?
Bad0512
Цитата(ISK @ Oct 2 2013, 18:12) *
Ну а если всё-таки потестировать? Я тоже не исключаю проблемы с констрейнами и даже догадываюсь где именно. Но меня интересует сам факт, можно ли как-то увидеть, есть ли разница (хоть минимальная) во временных характеристиках разных кристаллов?

Если чипы из обеих партий одного и того же спидгрейда, то это означает лишь то, что временные характеристики их будут _НЕ_ХУЖЕ_ заявленных в даташитах во всём рабочем диапазоне температур.
Но вполне могут оказаться и лучше. Насколько лучше - не регламентируется.Потому что это абсолютно неважно в случае синхронного дизайна.
Измерять эти характеристики вряд ли имеет смысл, кроме того сама методика измерений - вопрос нетривиальный.
yes
если квартус (STA) говорит, что временные констрейны удовлетворены, то значит они удовлетворены для любого кристалла из любой партии - это гарантирует альтера (они берут параметры самого плохого кристалла в самых плохих условиях)

тема действительно не раз поднималась, скорее всего - пока была маленькая партия и маленькое время наработки ошибок не было, а как пошла статистика, то и вскрылись ошибки, то есть скорее всего дизайн с ошибками

кроме "синхронный дизайн + констрейны" можно еще посмотреть синхронизацию тактовых доменов, если есть

ну и еще (гипотетически) перемаркированные ПЛИС - то есть хитрые китайцы поставили спидгрейд выше, чем в реальности - соберите проект для самого медленного спидгрейта
опять же - теоретически возможно сделать тестовый дизайн, который позволит (на достаточно большой статистике) определить спидгрейд, но это целый НИР и на практике я никогда такого не делал (интересно - есть ли кто-нибудь, кто делал?)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.